从消费类电子到工业、电信基础架构设备，FPGA与连接外面世界的模拟及混合信号IC如影随形，当系统中需要多个关键元件实现数据采集和处理功能时，您可以考虑是否选择FPGA更实惠？如何确定哪些器件最适合您的应用，而且它们之间的协同工作能力更强呢？ Xilinx FPGA模拟方案产品指南将为您解答疑惑……
上传时间： 2013-10-21
上传用户：zl5712176
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
连接图器件
上传时间： 2013-11-11
上传用户：bioequ
基于DDS的多波形信号发生器设计
上传时间： 2013-10-15
上传用户：zhishenglu
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上传时间： 2013-11-06
上传用户：wentianyou
本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术，本文适合大规模FPGA的设计者和Synplify pro的用户阅读。
上传时间： 2013-11-04
上传用户：变形金刚
基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度，小体积，低功耗，低系统成本，高安全性和可靠性的小容量FPGA—A3P030 进行设计，把若干接口电路的功能集成到A3P030 中，实现了三路以上的串口扩展。该设计灵活性高，可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART，波特率可以灵活设置。
上传时间： 2013-11-03
上传用户：924484786
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。
上传时间： 2013-11-06
上传用户：gaoliangncepu
为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V/ 800 A) 感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽’脉宽及延时可分别以步进1 Hz、0. 1μs、0. 1μs 进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。
上传时间： 2013-10-17
上传用户：123456wh
本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB设计。现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师已经获取这些信息，并且结果相当精确，这对PCB设计人员来说帮助很大。在很多设计中，设计工程师和PCB设计人员要进行交互式布局和布线，这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是必要的，但很耗时间，且效率低下。设计工程师提供的最初规划可能只是一个手工绘图，没有适当比例的元件、总线宽度或引脚输出提示。随着PCB设计人员参与到设计中来，虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连，不过，这个设计可能还需要布局其它元件、获取其它IO及总线结构和所有互连才能完成。PCB设计人员需要采用拓扑规划，并与经过布局的和尚未布局的元件进行交互，这样做可以形成最佳的布局和交互规划，从而提高PCB设计效率。随着关键区域和高密区域布局完成及拓扑规划被获取，布局可能先于最终拓扑规划完成。因此，一些拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低，但仍需要进行连接。因而一部分规划围绕布局后的元件产生了。此外，这一级规划可能需要更多细节来为其它信号提供必要的优先级。
上传时间： 2014-01-14
上传用户：lz4v4
