多款FPGA CPLD开发板的原理图，很好的线路设计参考
标签： FPGA CPLD 开发板 原理图
上传时间： 2013-08-18
上传用户：shanml
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
标签： Verilog FPGA HDL 多功能
上传用户：问题问题
PROTUES中简单图片显示,请多提意见.谢谢!
标签： PROTUES
上传时间： 2013-08-20
上传用户：wawjj
用CPLD实现DSP与PLX9054之间的连接，可以参考
标签： CPLD 9054 DSP PLX
上传用户：18862121743
多路18b20测温显示系统,可同时测量n个第三18b20
标签： 18b20 多路 测温 显示系统
上传时间： 2013-08-21
上传用户：zhangchu0807
通过VERILOG HDL语言使用CPLD连接PS2键盘.
标签： VERILOG CPLD HDL PS2
上传用户：1583060504
关于FPGA的设计方面的诸多经验总结，讨论了设计方面应该注意的问题。
标签： FPGA 方面 经验
上传用户：onewq
用CPLD实现DSP与PLX9054之间的连接
上传时间： 2013-08-22
上传用户：cherrytree6
Altera FPGA与CPLD的外部处理器连接方式及编程。
标签： Altera FPGA CPLD 处理器
上传时间： 2013-08-24
上传用户：1159797854
多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
标签： Verilog vhdl 程序
上传时间： 2013-08-26
上传用户：athjac
