FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。...
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。...
linux下采用多路复用技术的聊天室的客户端与服务端...
AT89C51实现多路信号的采集程序,通过keil编程调试成功...
多路巡回检测,已成功调试,12887芯片制作,51单片机编程...
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器...