随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
多路电压采集系统一、实验目的１．熟悉可编程芯片ADC0809，8253的工作过程，掌握它们的编程方法。２．加深对所学知识的理解并学会应用所学的知识，达到在应用中掌握知识的目的。 二、实验内容与要求1．基本要求通过一个A/D转换器循环采样4路模拟电压，每隔一定时间去采样一次，一次按顺序采样4路信号。A/D转换器芯片AD0809将采样到的模拟信号转换为数字信号，转换完成后，CPU读取数据转换结果，并将结果送入外设即CRT/LED显示，显示包括电压路数和数据值。2． 提高要求 (1) 可以实现循环采集和选择采集2种方式。（2）在CRT上绘制电压变化曲线。 三、实验报告要求 １．设计目的和内容 ２．总体设计 ３．硬件设计：原理图（接线图）及简要说明 ４．软件设计框图及程序清单５．设计结果和体会（包括遇到的问题及解决的方法） 四、总体设计设计思路如下：1) 4路模拟电压信号通过4个电位器提供0-5V的电压信号。2) 选择ADC0809芯片作为A/D转换器，4路输入信号分别接到ADC0809的IN0—IN4通道，每隔一定的时间采样一次，采完一路采集下一路，4路电压循环采集。3) 利用3个LED数码管显示数据，1个数码管用来显示输入电压路数，3个数码管用来显示电压采样值。4) 延时由8253定时/计数器来实现。 五、硬件电路设计根据设计思路，硬件主要利用了微机实验平台上的ADC0809模数转换器、8253定时/计数器以及LED显示输出等模块。电路原理图如下：1．基本接口实验板部分1) 电位计模块，4个电位计输出4路1－5V的电压信号。2) ADC0809模数转换器，将4路电压信号接到IN0－IN3，ADD_A、ADD_B、ADD_C分别接A0、A1、A2，CS_AD接CS0时，4个采样通道对应的地址分别为280H—283H。3) 延时模块，8253和8255组成延时电路。8255的PA0接到8253的OUT0，程序中查询计数是否结束。硬件电路图如图1所示。 图1 基本实验板上的电路图实验板上的LED显示部分实验板上主要用到了LED数码管显示电路，插孔CS1用于数码管段码的输出选通，插孔CS2用于数码管位选信号的输出选通。电路图如图2所示。
上传时间： 2013-11-06
上传用户：sunchao524
基于USB接口的数据采集模块的设计与实现Design and Implementation of USB-Based Data Acquisition Module路 永 伸(天津科技大学电子信息与自动化学院，天津300222)摘要文中给出基于USB接口的数据采集模块的设计与实现。硬件设计采用以Adpc831与PDIUSBDI2为主的器件进行硬件设计，采用Windriver开发USB驱动，并用Visual C十十6.0对主机软件中硬件接口操作部分进行动态链接库封装。关键词USB 数据采集Adpc831 PDNSBDI2 Windriver动态链接库Abstract T hed esigna ndim plementaitono fU SB-BasedD ataA cquisiitonM oduleis g iven.Th ec hips oluitonm ainlyw ithA dpc831a ndP DTUSBD12i sused for hardware design. The USB drive is developed场Wmdriver, and the operation on the hardware interface is packaged into Dynamic Link Libraries场Visual C++6.0. Keywords USB DataA cquisition Adttc831 PDfUSBD12 Windriver0 引言US B总 线 是新一代接口总线，最初推出的目的是为了统一取代PC机的各类外设接口，迄今经历了1.0,1.1与2.0版本3个标准。在国内基于USB总线的相关设计与开发也得到了快速的发展，很多设计者从各自的应用领域，用不同方案设计出了相应的装置[1,2]。数据采集是工业控制中一个普遍而重要的环节，因此开发基于USB接口的数据采集模块具有很强的现实应用意义。虽然 US B总线标准已经发展到2.0版本，但由于工业控制现场干扰信号的情况比较复杂，高速数据传输的可靠性不容易被保证，并且很多场合对数据采集的实时性要求并不高，开发2.0标准产品的成本又较1.1标准产品高，所以笔者认为，在工业控制领域，目前开发基于USB总线1.1标准实现的数据采集模块的实用意义大于相应2.0标准模块。
上传时间： 2013-10-23
上传用户：q3290766
PCM－8506BS是一款基于PC/104总线的高性能同步采样多功能数据采集卡，它完全遵循PC/104总线规范。该采集卡采用了每通道专用的模数转换器(ADC)和信号处理电路的硬件架构，每个通道都有强大的处理能力和出色的精准度，可同步采样多路模拟信号，可以实现直流和动态信号测量的高度准确性。PCM－8506BS具有每通道600kSPS的同步采样速率，16位分辨率，2路模拟量输出、8路数字I/O和2个定时/计数器。其每个模拟量输入通道均有抗混叠滤波器以改善频域分析性能，有丰富的触发采集模式和触发源供选择，适用于多种高要求的数据采集场合，包括：电网监测、多相电机控制、高瞬变信号采集等。
上传时间： 2013-10-17
上传用户：bnfm
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同步法实现高精度，快速度的频率测量方案，并使用CPLD编程实现，这也是最难的地方。硬件采用现在流行的3.3V供电系统，选用EPM240T100C5N和较为实用的AVR单片机芯片Atmega64L，对应3.3V供电系统，串行接口使用MAX3232。 最后完成了PCB板的制作，经反复调试后得到了非常好的效果。采集的数据满足项目研究内容中的要求，当提高有源晶振的频率时，精度有大大提高了，此时已远远满足了项目中高精度，快速度测量的要求。另外，采用MFC编程编写了上位机的数据接收和数据处理专用软件，集数据采集，运算，作图，保存功能于一体。 此为CPLD语言部分
上传时间： 2013-12-09
上传用户：奇奇奔奔
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同步法实现高精度，快速度的频率测量方案，并使用CPLD编程实现，这也是最难的地方。硬件采用现在流行的3.3V供电系统，选用EPM240T100C5N和较为实用的AVR单片机芯片Atmega64L，对应3.3V供电系统，串行接口使用MAX3232。 最后完成了PCB板的制作，经反复调试后得到了非常好的效果。采集的数据满足项目研究内容中的要求，当提高有源晶振的频率时，精度有大大提高了，此时已远远满足了项目中高精度，快速度测量的要求。另外，采用MFC编程编写了上位机的数据接收和数据处理专用软件，集数据采集，运算，作图，保存功能于一体。 此为上位机程序部分
上传时间： 2017-02-13
上传用户：大三三
本文针对我国当今大型仓库、大型粮库的监测与控制现状，进行研究开发，采用较为实用和先进的单片微型机控制系统，运用温度传感器和湿度传感器对温度、湿度的敏感性设计了一种基于多级通讯总线的粮库温、湿度自动监测系统，主要包括通讯控制总站以及下位机的设计。操作人员可以通过向通讯控制总站发送命令，提取下位机温、湿度数据，下位机实现温、湿度检测；同时可以查看历史检测数据，进行粮情分析和粮库管理等一系列操作。 温湿度的测量和控制系统通常被认为是一项较为简单的控制技术，但是由于湿敏元件的稳定性差，寿命短等问题，实际应用系统中能正常运行的不多，除非建立有严格的管理制度，而且管理人员的综合素质要达到一定的要求。所以，本文重点分析了湿敏传感测量的机制，选型和技术措施。在研究了多种湿度传感器性能的基础上选用了合适的湿度传感器，这是本设计的一个重点。本设计还有一个重点，用CPLD设计了一个模拟开关和显示部分。 本设计研制的上位机采用PC机，通过RS-232接口与转换器相连，转换器通过RS-485总线连接下位机，实现监控室与现场的数据通信。每台下位机位于各粮仓内，需要监测256路的温、湿度信号，为了能实现共256路温湿度的数据采集工作，本设计中用CPLD设计了一个模拟开关，每次只采集一路数据送入到单片机中去；另外，本设计的显示部分也独特的选用了CPLD来实现。正常情况下上位机每4小时向下位机发布一次检测信号(同时在任何时刻也可监控某个粮仓的温湿度情况)，下位机利用PICl6F877单片机来实现粮仓中128路温度和128路湿度的测控。 该粮仓温、湿度测控系统实用性强，成本低，数据传输效率高，可靠性好。它不仪可以应用于粮库的监控管理，而且也可推广到其他监控领域，因此具有广泛的应用前景。
上传时间： 2013-05-23
上传用户：liuwei6419
高速大容量数据采集存储技术在通信、航天、气象、雷达等多个领域中拥有着广泛应用。各领域科技与信息技术不断发展，对数据的采集和传输速率要求越来越高，对数据存储的速度和容量要求也越来越高。高速数据存储主要包括存储介质选取、存储器控制、数据存储和总线应用等，如何实时、高速、连续大量地采集存储数据是一个关键性问题。 本文设计了一种基于FPGA控制的高速数据采集存储系统。该系统选用符合ATA-6规范的IDE硬盘作为数据存储介质，采用RAID0配置的磁盘阵列形式，并配合板载的128MB内存实现对数据的高速大容量稳定存储。 该磁盘阵列同时管理五个IDE硬盘，平均数据流达到250MB/s，峰值传输速率达到500MB/s，也可以扩展更多硬盘构成大容量的磁盘阵列。系统采用PCI-9054桥芯片与计算机连接，可同时存储四路AD数据，可以通过人机交互界面实时监控数据采集情况，在计算机上实现整个磁盘阵列的实时控制。
上传时间： 2013-06-14
上传用户：2404
随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入，数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求，实现了一种应用FPGA的多路、高速的数据采集系统，从而为测量仪器提供良好的采集数据。 本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统，针对此系统设计了基于AD9446的模数转换采集板，再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储，最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分，一部分为模数转换采集板的设计与调试，另一部分为采集控制模块的设计与仿真。 经设计与调试，模数转换模块可为系统提供稳定可靠的数据，能稳定工作在百兆的频率下；采集控制模块能实时地完成数据压缩与数据缓冲，并能通过时钟管理模块来控制前端AD的采样，该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统，并能稳定工作，从而能满足电子测量仪器的要求。关键词：数据采集；FPGA；AD9446
上传时间： 2013-06-04
上传用户：zzy7826
目前，数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域，信号处理算法理论己趋于成熟，但其具体硬件实现方法却值得探讨。FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性，在超高速信号处理和实时测控方面有非常广泛的应用。本文对FPGA的数据采集与处理技术进行研究，基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点，把FPGA作为整个数据采集与处理系统的控制核心。主要研究内容如下： FPGA的单片系统研究。针对数据采集与处理，对FPGA进行选型，设计了基于FPGA的单片系统的结构。把整个控制系统分为三个部分：多通道采样控制模块，数据处理模块，存储控制模块。 多通道采样控制模块的设计。利用4片AD7506和一片AD7862对64路模拟量进行周期采样，分别设计了通道选择控制模块和A/D转换控制模块，并进行了仿真，完成了基于FPGA的多通道采样控制。 数据处理模块的设计。FFT算法在数字信号处理中占有重要的地位，因此本文研究了FFT的硬件实现结构，提出了用FPGA实现FFT的一种设计思想，给出了总体实现框图。分别设计了旋转因子复数乘法器，碟形运算单元，存储器，控制器，并分别进行了仿真。重点设计实现了FFT算法中的蝶形处理单元，采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器，从而提高了蝶形处理器的运算速度，降低了运算复杂度。理论分析和仿真结果表明，状态机控制器成功地对各个模块进行了有序、协调的控制。 存储控制模块的设计。利用闪存芯片K9K1G08UOA对采集处理后的数据进行存储，设计了FPGA与闪存的硬件连接，设计了存储控制模块。 本文对FFT算法的硬件实现进行了研究，结合单片系统的特点，把整个系统分为多通道采样控制模块，数据处理模块，存储控制模块进行设计和仿真。设计采用VHDL编写程序的源代码。仿真测试结果表明，此FPGA单片系统可完成对实时信号的高速采集与处理。
上传时间： 2013-04-24
上传用户：362279997
