在对具有多路输出的反激变换器进行理论分析的基础上，进行了模型仿真及试验。其结果揭示了由于各路输出时间常数的不同，而导致变换器在连续工作模式下出现假断续状态，此分析结果为反激变换器的输出参数设计提供了很好的依据。
上传时间： 2013-11-17
上传用户：gyq
单片机制作的8路抢答器，改装后可以用于无线呼叫系统
上传时间： 2013-10-22
上传用户：pioneer_lvbo
四路抢答器的设计和制作,抢答用的
标签： 四路抢答器
上传时间： 2013-11-02
上传用户：ouyangmark
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
TKS仿真器B系列快速入门
上传时间： 2013-10-31
上传用户：aix008
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
一个基于C51的多功能抢答器的源码及文档
上传时间： 2015-03-21
上传用户：qq1604324866
实战四《简易四路抢答器》，程序文件名:"MCD-INTBUZ.ASM"，在8255单片机上实现
标签： 四路抢答器
上传时间： 2013-12-12
上传用户：kikye
内附多路选择器，74系列芯片VHDL源码，加法器，FIR，比较器等大量例子，对初学VHDL语言很有好处。可用maxplus，quartus，synplicity等综合软件进行调试
上传时间： 2013-12-26
上传用户：ma1301115706
最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器（使用when－else语句） 二进制到BCD码转换 多路选择器 （使用case语句） 二进制到格雷码转换 双向总线（注2） 汉明纠错吗译码器 三态总线（注2） 汉明纠错吗编码器 解复用器
上传时间： 2015-04-11
上传用户：tianyi223
