无线局域网(WLAN)是未来移动通信系统的重要组成部分。由于摆脱了有线连接的束缚，无线局域网具有移动性好、成本低以及网络传输故障少等诸多优点，得到了越来越广泛的发展与应用。正交频分复用(OFDM)技术具有抗多径衰落，频谱利用率高等优点，特别适合于无线环境下的高速数据传输，是高速无线局域网的首选技术之一。从IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM为基础。随着OFDM技术的普及以及下一代通信技术对OFDM的青睐，研究与实现应用于无线局域网的OFDM关键技术具有一定的意义。 本文首先介绍了WLAN的基本概念及相关协议标准和OFDM系统的工作原理，并描述了基于IEEE802，11a和IEEE802.11n标准的OFDM系统的数据帧结构以及系统参数。文中对OFDM传输系统的关键算法进行了详细的研究。然后以Xilinx公司的ISE10.1为软件平台，利用VHDL描述的方式，并以FPGA(现场可编程门阵列)芯片SPARTAN-3E为硬件平台，研究实现了适用于IEEE802.11a和IEEE802.11n的64点16bits复数块浮点结构的FFT模块，(2，1，7)卷积编码和维特比译码模块，以及分组检测和符号定时模块，并进行了仿真、综合、下载验证等工作。
上传时间： 2013-06-25
上传用户：cee16
这篇文章介绍了MSP430系列多单片机间的SPI主从通信原理和相关例程
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
卫星导航定位系统可以为公路、铁路、空中和海上的交通运输工具提供导航定位服务。它能够军民两用，战略作用与商业利益并举。只要持有便携式接收机，则无论身处陆地、海上还是空中，都能收到卫星发出的特定信号。接收机选取至少四颗卫星发出的信号进行分析，就能确定接收机持有者的位置。 GPS导航定位接收机的理论基础即是扩频通信理论，扩频通信技术与常规的通信技术相比，具有低截获率，强抗噪声，抗干扰性，具有信息隐蔽和多址通信等特点，目前己从军事领域向民用领域迅速发展，成为进入信息时代的高新技术通信传输方式之一。扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，本文所研究的就是这一类系统。 目前在卫星信号的捕获上一般使用两种方法：顺序捕获方法(时域法，基于大规模并行相关器)和并行捕获方法(频域法，基于FFT)。本文在第二章分别分析了现有顺序捕获和并行捕获技术的原理，并给出了它们的优缺点。 本文第三章对长码的直接捕获进行了深入的研究，基于对国内外相关文献中长码直捕方法的分析与对比，并且结合在实际过程中硬件资源需求的考虑，应用了基于分段补零循环相关和FFT搜索频偏的直捕方法。此方法大大减少了计算量，加快了信号捕获的速度。本方法利用FFT实现接收信号与本地长码的并行相关，同时完成频偏的搜索，将传统的二维搜索转换为并行的一维搜索，从而能快速实现长码捕获。 GPS信号十分微弱，灵敏度低，在战场环境下，GPS接收机会面临各种人为的干扰。如何从复杂的干扰信号中实现对GPS信号的捕获，即抗干扰技术的研究，是GPS也是本文研究一个的方面。第四章即研究了GPS接收机干扰抑制算法，在强干扰环境下，需要借助信号处理技术在不增加信号带宽的条件下提高系统的抗干扰能力，以保证后续捕获跟踪模块有充足的处理增益。 本文在第五章给出了GPS接收机长码捕获以及干扰抑制的FPGA实现方案，并对各主要子模块进行了详细地分析。基本型接收机中长码捕获采用频域方法，选用Altera StratixⅡ EP2S180芯片实现；抗干扰型接收机中选用Xilinx xc4vlx100芯片。实现了各模块的单独测试和整个系统的联调，通过联调验证，本文提出的长码直接捕获方法正确、可行。 本文提出的长码直捕方法可以在不需要C/A码辅助捕获下完成对长码的直接捕获，可以应用于GPS接收机，监测站接收机的同步等，对我国自主研发导航定位接收机也有重大的现实及经济意义。
上传时间： 2013-06-18
上传用户：wang5829
当前，随着电子技术的飞速发展，智能化系统中需要传输的数据量日益增大，要求数据传送的速度也越来越快，传统的数据传输方式已无法满足目前的要求。在此前提下，采用高速数据传输技术成为必然，DMA(直接存储器访问)技术就是较理想的解决方案之一，能够满足信息处理实时性和准确性的要求。 本文以EDA工具、硬件描述语言和可编程逻辑器件(FPGA)为技术支撑，设计DMA控制器的总体结构。在通道检测模块中，解决了信号抗干扰和请求信号撤销问题，并提出并行通道检测算法；在优先级管理模块中提出了动态优先级端口响应机制；在传输模块中采用状态机的设计思想设计多个通道的数据传输。通过各模块问题的解决及新方法的采用，最终设计出基于FPGA的多通道DMA控制器的IP软核。实验仿真结果表明，本控制器传输速度较快，主频达100MHz以上，且工作稳定。
上传时间： 2013-05-16
上传用户：希酱大魔王
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：tedo811
JPEG 2000是为适应不断发展的图像压缩应用而出现的新的静止图像压缩标准，小波变换是JEPG 2000核心算法之一。小波变换是一种可达到时(空)域或频率域局部化的时频域或空频域分析方法，其多尺度分解特性符合人类的视觉机制，更加适用于图像信息的处理。提升小波变换是一类不采用傅立叶变换做为主要分析工具的小波变换新方法，提升小波变换的提出大大简化了小波变换的计算，使其在实时信号处理领域得到广泛的应用。通过提升的方法很容易构造一般的整数小波变换，由于图像一般用位数较低的整数表示，整数小波变换可以将为整数序列的图像矩阵映射成整数小波系数矩阵，这就大大简化了小波变换的硬件电路设计。在当今数字化和信息化时代背景下，研究具有高速硬件处理功能的可变程逻辑器件在图像压缩算法领域的应用已经成为当今研究的热点。 本文旨在探讨和研制基于FPGA的小波变换模块的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根据JPEG 2000推荐无损提升小波算法和有损提升小波算法，设计图像压缩系统的小波变换模块。主要工作如下： 第一部分介绍了传统小波分析理论和提升小波分析理论。包括连续小波时频局域性的特征，离散小波变换系数的意义，多分辨分析引出的构造小波基的系统方法和计算离散小波的快速算法等。重点放在介绍正交小波和双正交小波的构造方法，并介绍了数字图像在小波域的特点。讨论了提升小波变换的基本思想，讨论了用提升方法构造小波基以及传统小波变换的提升实现，讨论了整数小波变换。 第二部分介绍了FPGA结构及其设计流程。介绍了FPGA/CPLD器件的特征、发展趋势及FPGA/CPLD基本结构，然后重点介绍了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的结构特点，以及Xilinx的FPGA开发软件ISE，最后介绍了硬件描述语言VHDL语言的特点。 最后一部分是本论文研究的主要内容，即JPEG 2000中最核心的算法-提升格式小波变换的一维变换模块设计和二维变换模块设计。一维提升小波变换模块采用两种不同的电路结构进行设计-低速低功耗的串行流水线结构和高速高功耗的并行阵列结构。同样，二维小波变换模块也采用了两种不同的电路结构进行设计-低速低功耗的折叠结构和高速高功耗的串行结构。 文章对提升小波变换的FPGA实现中的大量细节问题进行了讨论，给出了每种结构提升小波变换模块的电路原理图，并对原理图进行了仿真测试，仿真测试结果不仅表明了模块功能的正确性，而且表明不同小波模块可以满足相应领域的实际要求。
上传时间： 2013-06-08
上传用户：dwzjt
基于RS-485的多点数据采集与显示系统。
上传时间： 2013-05-24
上传用户：huql11633
在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，设计出了一款可以同时输出8路脉冲序列、各脉冲序列之间具有可调高精度延迟、可调脉冲宽度及占空比等。论文讨论了FPGA芯片结构及开发流程，着重讨论了较高频率脉冲电路的可编程实现方法，以及如何利用VHDL语言实现硬件电路软件化设计的技巧与方法，给出了整个系统设计的原理与实现。讨论了高精密电源的PWM技术原理及实现，并由此设计了FPGA所需电源系统。给出了配置电路设计、数据通信及接口电路的实现。开发了上层控制软件来控制各路脉冲时序及属性。 该电路工作频率200MHz，输出脉冲最小宽度可达到10ns，最大宽度可达到us甚至ms量级。可以同时提供l路同步脉冲和7路脉冲，并且7路脉冲相对于同步脉冲的延迟时间可调，调节步长为5ns。
上传时间： 2013-06-15
上传用户：ZJX5201314
多功能EDA仿真/教学实验系统产品简介北京普立华电子科技有限公司研发部提供核心模块-单片机系统核心模块－CPLD核心模块－FP
上传时间： 2013-05-26
上传用户：rocwangdp
SmartSOPC 多功能教学实验开发平台――产品特性及技术参数概述：SmartSOPC 多功能教学实验开发平台集众多种功能于一体，是SOPC
上传时间： 2013-06-07
上传用户：lunshaomo
