为了了解分形技术中的精细结构在分形天线的小型化设计中，对分形天线小型化的影响状况，本文采用对比的方法，通过改变Koch分形单极子天线和普通单极子天线的结构参数，对比分析了不同的结构参数下天线上电流分布的仿真结果，得出的结论是精细结构的精细程度越精细，分形结构就能够进行越多次数的分形，分形天线小型化的程度也就越好。
标签： 分形天线
上传时间： 2013-11-26
上传用户：YUANQINHUI
通过对二次相差法测距性能进行了仿真分析,仿真结果表明,基于双频比相测距的二次相差法多篇连续波雷达,只能求解速度不同的目标的距离值,无法求解同速度不同距离目标的距离值。
上传时间： 2013-11-18
上传用户：潜水的三贡
介绍电磁带隙结构的概念,综述目前电磁带隙结构的类型和研究进展,电磁带隙结构所具有的抑制表面波特性能大大提高天线增益,降低阵列天线单元间的互扰,而且增大了带宽;作为覆层的电磁带隙缺陷结构能极大提高天线的方向性和辐射效率,突出表现在口径天线方面;同时同相反射特性使得减小天线体积成为可能,电磁带隙结构的这些特性及其未来的发展展趋势为高性能天线研究提供新的设计思想。
上传时间： 2013-10-08
上传用户：569342831
提出一种用于多载波蜂窝移动通信系统的子信道合并切换算法。采用多维Markov 链对子信道合并切换算法进行系统建模分析，得到了呼叫阻塞率、切换阻塞率等关键系统性能参数的解析结果。与切换保护信道算法相比，子信道合并切换算法在对其他类型呼叫性能影响很小的前提下，改善了对带宽要求较高的业务的切换性能。该算法还可以与其他资源预留切换算法相结合，改善其性能。
上传时间： 2013-11-02
上传用户：wangw7689
用二端口S-参数来表征差分电路的特性■ Sam Belkin差分电路结构因其更好的增益，二阶线性度，突出的抗杂散响应以及抗躁声性能而越来越多地被人们采用。这种电路结构通常需要一个与单端电路相连接的界面，而这个界面常常是采用“巴伦”器件（Balun），这种巴伦器件提供了平衡结构-到-不平衡结构的转换功能。要通过直接测量的方式来表征平衡电路特性的话，通常需要使用昂贵的四端口矢量网络分析仪。射频应用工程师还需要确定幅值和相位的不平衡是如何影响差分电路性能的。遗憾的是，在射频技术文献中，很难找到一种能表征电路特性以及衡量不平衡结构所产生影响的好的评估方法。这篇文章的目的就是要帮助射频应用工程师们通过使用常规的单端二端口矢量网络分析仪来准确可靠地解决作为他们日常工作的差分电路特性的测量问题。本文介绍了一些用来表征差分电路特性的实用和有效的方法， 特别是差分电压，共模抑制（CMRR），插入损耗以及基于二端口S-参数的差分阻抗。差分和共模信号在差分电路中有两种主要的信号类型：差分模式或差分电压Vdiff 和共模电压Vcm（见图2）。它们各自的定义如下[1]：• 差分信号是施加在平衡的3 端子系统中未接地的两个端子之上的• 共模信号是相等地施加在平衡放大器或其它差分器件的未接地的端子之上。
上传时间： 2013-10-14
上传用户：叶山豪
u C / O S 是一种公开源代码、结构小巧、具有可剥夺实时内核的实时操作系统，主要用于嵌入式应用设计，本内容主要包含了多任务操作系统的源代码
上传时间： 2013-10-13
上传用户：sun_pro12580
附件为NE555电路智能设计软件，是以NE555芯片为核心,设计出不同的智能控制电路的软件。 NE555为8脚时基集成电路， 各脚主要功能（集成块图在下面） 1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值） 7放电 8电源电压Vcc 应用十分广泛，可装如下几种电路： 1。单稳类电路作用： 定延时，消抖动，分（倍）频，脉冲输出，速率检测等。 2。双稳类电路作用： 比较器，锁存器，反相器，方波输出及整形等。 3。无稳类电路作用： 方波输出，电源变换，音响报警，玩具，电控测量，定时等。 我们知道，555电路在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。这样一来，电路变的更加复杂。为了便于我们分析和识别电路，更好的理解555电路，这里我们这里按555电路的结构特点进行分类和归纳，把555电路分为3大类、8种、共18个单元电路。每个电路除画出它的标准图型，指出他们的结构特点或识别方法外，还给出了计算公式和他们的用途。方便大家识别、分析555电路。下面将分别介绍这3类电路
上传时间： 2013-10-23
上传用户：qimingxing130
资料介绍说明： si8000m破解版带破解文件crack si8000m是全新的边界元素法场效解算器，建立在我们熟悉的早期POLAR阻抗设计系统易用使用的用户界面之上。si8000m增加了强化建模技术，可以预测多电介质PCB的成品阻抗，同时考虑了密集差分结构介电常数局部变化。 建模时常常忽略了便面图层，si8000m模拟图层与表面线路之间的阻焊厚度。这是一种更好的解决方案，可根据电路板采用的特殊阻焊方法进行定制。新的si8000m还提取偶模阻抗和共模阻抗。（偶模阻抗是党俩条传输线对都采用相同量值，相同级性的信号驱动，传输线一边的特性阻抗.)在USB2.0和LVDS等高速系统中，越来越需要控制这些特征阻抗。
上传时间： 2013-11-05
上传用户：古谷仁美
资料介绍说明： si8000m破解版带破解文件crack si8000m是全新的边界元素法场效解算器，建立在我们熟悉的早期POLAR阻抗设计系统易用使用的用户界面之上。si8000m增加了强化建模技术，可以预测多电介质PCB的成品阻抗，同时考虑了密集差分结构介电常数局部变化。 建模时常常忽略了便面图层，si8000m模拟图层与表面线路之间的阻焊厚度。这是一种更好的解决方案，可根据电路板采用的特殊阻焊方法进行定制。新的si8000m还提取偶模阻抗和共模阻抗。（偶模阻抗是党俩条传输线对都采用相同量值，相同级性的信号驱动，传输线一边的特性阻抗.)在USB2.0和LVDS等高速系统中，越来越需要控制这些特征阻抗。
上传时间： 2013-11-16
上传用户：jiangfire
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
