本文首先研究了常规的数据采集的方法，针对由单片机构成的数据采集系统数据处理能力弱的问题提出了基于现场可编程门阵列(FieldProgrammableGateArray,FPGA)为逻辑控制芯片对三片A/D芯片进行控制的远程多路数据采集的解决方案。 本文利用VisualBasic编写串口通信程序，通过串行端口向FPGA数据采集板发送数据采集的参数指令,FPGA数据采集板接受指令后进行现场数据采集，并通过串行通信将数据发送到PC机，在通信过程中完全遵守RS-232协议，具有较强的通用性和推广价值。然后本文重点介绍了该采集系统的硬件设计原理和软件设计框架，实现实时嵌入式微机数据采集系统的软件和硬件设计方法，将部分软件的功能改由硬件实现，从逻辑上大大简化了嵌入式软件的设计。
上传时间： 2013-04-24
上传用户：yaohe123
本文首先研究了常规的数据采集的方法，针对由单片机构成的数据采集系统数据处理能力弱的问题提出了基于现场可编程门阵列(FieldProgrammableGateArray,FPGA)为逻辑控制芯片对三片A/D芯片进行控制的远程多路数据采集的解决方案。 本文利用VisualBasic编写串口通信程序，通过串行端口向FPGA数据采集板发送数据采集的参数指令,FPGA数据采集板接受指令后进行现场数据采集，并通过串行通信将数据发送到PC机，在通信过程中完全遵守RS-232协议，具有较强的通用性和推广价值。然后本文重点介绍了该采集系统的硬件设计原理和软件设计框架，实现实时嵌入式微机数据采集系统的软件和硬件设计方法，将部分软件的功能改由硬件实现，从逻辑上大大简化了嵌入式软件的设计。
上传时间： 2013-05-30
上传用户：1193169035
本文主要对基于FPGA芯片的椭圆曲线密码算法的实现及优化设计进行了研究。由于点乘运算极大影响了椭圆曲线密码系统的加/解密速度，本文对点乘运算的FPGA设计进行了重点优化。首先比较分析了三种点乘算法，从运算复杂度的角度确定了蒙哥马里算法是最利于FPGA芯片实现的。然后根据蒙哥马里算法，用VerilogHDL语言实现了基于FPGA芯片的椭圆域中的基本运算(模加、模乘、模平方和模逆)。通过三种模乘算法在FPGA上的实现，设计出一种串并混合的乘法器，达到了面积与速度的最佳匹配。 本文利用Modelsim对本课题设计的硬件系统进行了仿真实验，验证了所设计的硬件系统完成了椭圆曲线密码算法在FPGA上的实现。最后使用SynplifyPro进行综合及布局布线，综合报告文件证明了本课题所设计的ECC加密系统达到了优化芯片速度和面积的目的。
上传时间： 2013-04-24
上传用户：thuyenvinh
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
在合成孔径雷达的研究和研制工作中，合成孔径雷达模拟技术具有十分重要的作用。本文以440MHz带宽线性调频信号，采样频率500MHz高分辨合成孔径雷达视频模拟器为研究对象。首先对模拟器的几项主要技术进行分析，在对点目标回波信号模型分析研究的基础上，对点目标原始回波数据进行模拟并做了成像验证，从而为硬件实现提供了正确的信号模型；针对传统的“波形存储直读法”方案，即在计算机平台上用模拟软件产生原始回波数据并存储，再通过计算机接口实现数据传输，最后完成数模转换产生视频信号这一过程，分析指出该方案在实现高分辨率时的速度和容量瓶颈。 针对具体的设计要求，围绕速度和容量问题，本文着眼于高分辨率SAR模拟器的FPGA实现研究，指出FPGA实时生成点目标原始回波数据是其实现的核心；针对这一核心问题，充分利用现代VLSI设计中的流水线技术与并行阵列技术以及FPGA的优良性能和丰富资源，在时间上采用同步流水结构、空间上采用并行阵列形式，将速度和容量问题统一为数据的高速生成问题；给出了系统总体设计思想，该方案不需要大容量存储器单元，大大减少模拟器复杂度；对原始回波数据实时生成模块的各主要单元给出了结构并进行了仿真，结果表明FPGA可以满足课题设计要求；同时，对该模拟器片上系统的实现、增强人机交互性，给出了人机界面的设计思路。 分析指出了点目标原始回波数据实时生成模块通过并行扩展即可实现多点目标的原始回波数据实时生成；最后对复杂场景目标模拟器的实现进行了构思，指出了传统方案在改进的基础上实现高分辨率视频模拟器的可行性。本文首次提出以FPGA实现高分辨率合成孔径雷达原始回波数据实时生成的思想，为国内业界在此方向做了一些理论和实践上的有益探索，对于国内高分辨率合成孔径雷达的研制具有一定的实际意义。
上传时间： 2013-04-24
上传用户：阿四AIR
在合成孔径雷达的研究和研制工作中，合成孔径雷达模拟技术具有十分重要的作用。本文以440MHz带宽线性调频信号，采样频率500MHz高分辨合成孔径雷达视频模拟器为研究对象。首先对模拟器的几项主要技术进行分析，在对点目标回波信号模型分析研究的基础上，对点目标原始回波数据进行模拟并做了成像验证，从而为硬件实现提供了正确的信号模型；针对传统的“波形存储直读法”方案，即在计算机平台上用模拟软件产生原始回波数据并存储，再通过计算机接口实现数据传输，最后完成数模转换产生视频信号这一过程，分析指出该方案在实现高分辨率时的速度和容量瓶颈。 针对具体的设计要求，围绕速度和容量问题，本文着眼于高分辨率SAR模拟器的FPGA实现研究，指出FPGA实时生成点目标原始回波数据是其实现的核心；针对这一核心问题，充分利用现代VLSI设计中的流水线技术与并行阵列技术以及FPGA的优良性能和丰富资源，在时间上采用同步流水结构、空间上采用并行阵列形式，将速度和容量问题统一为数据的高速生成问题；给出了系统总体设计思想，该方案不需要大容量存储器单元，大大减少模拟器复杂度；对原始回波数据实时生成模块的各主要单元给出了结构并进行了仿真，结果表明FPGA可以满足课题设计要求；同时，对该模拟器片上系统的实现、增强人机交互性，给出了人机界面的设计思路。 分析指出了点目标原始回波数据实时生成模块通过并行扩展即可实现多点目标的原始回波数据实时生成；最后对复杂场景目标模拟器的实现进行了构思，指出了传统方案在改进的基础上实现高分辨率视频模拟器的可行性。本文首次提出以FPGA实现高分辨率合成孔径雷达原始回波数据实时生成的思想，为国内业界在此方向做了一些理论和实践上的有益探索，对于国内高分辨率合成孔径雷达的研制具有一定的实际意义。
上传时间： 2013-05-26
上传用户：alia
在机器人学的研究领域中，如何有效地提高机器人控制系统的控制性能始终是研究学者十分关注的一个重要内容。在分析了工业机器人的发展历程和机器人控制系统的研究现状后，本论文的主要目标是针对四关节实验室机器人特有的机械结构和数学模型，建立一个新型全数字的基于DSP和FPGA的机器人位置伺服控制系统的软、硬件平台，实现对四关节实验室机器人的精确控制。 本论文从实际情况出发，首先分析了所研究的四关节实验室机器人的本体结构，并对其抽象简化得到了它的运动学数学模型。在明确了实现机器人精确位置伺服控制的控制原理后，我们对机器人控制系统的诸多可行性方案进行了充分论证，并最终决定采用了三级CPU控制的控制体系结构：第一级CPU为上位计算机，它实现对机器人的系统管理、协调控制以及完成机器人实时轨迹规划等控制算法的运算；第二级CPU为高性能的DSP处理器，它辅之以具有高速并行处理能力的FPGA芯片，实现了对机器人多个关节的高速并行驱动；第三级CPU为交流伺服驱动处理器，它实现了机器人关节伺服电机的精确三闭环误差驱动控制，以及电机的故障诊断和自动保护等功能。此外，我们采用比普通UART速度快得多的USB来实现上位计算机．与下位控制器之间的数据通信，这样既保证了两者之间连接方便，又有效的提高了控制系统的通信速度和可靠性。 机器人系统的软件设计包括两个部分：一是采用VC++实现的上位监控软件系统，它主要负责机器人实时轨迹规划等控制算法的运算，同时完成用户与机器人系统之间的信息交互；二是采用C语言实现的下位DSP控制程序，它主要负责接收上位监控系统或者下位控制箱发送的控制信号，实现对机器人的实时驱动，同时还能够实时的向上位监控系统或者下位控制箱反馈机器人的当前状态信息。 研究开发出来的四关节实验室机器人控制器具有控制实时性好、定位精度高、运行稳定可靠的特点，它允许用户通过上位控制计算机实现对机器人的各种设定作业的控制，也可以让用户通过机器人控制箱现场对机器人进行回零、示教等各项操作。
上传时间： 2013-06-11
上传用户：edisonfather
本文结合工程需要详细论述了一种数字相位计的实现方法，该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先，从相位测量的原理出发，分析了传统相位计的缺点，给出了一种高可靠性的相位检测实用算法，其算法核心是对采集信号进行FFT变换，通过频谱分析，实现对参考信号和测量信号初相位的检测，并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中，利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度；内置双端口RAM、旋转因子ROM使数据存储的速度得到提高；采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。仿真结果表明，基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要，其运算64点数据仅需27.5us，最大误差在1％之内。
上传时间： 2013-06-04
上传用户：lgnf
无线模块24l01 7对1多机通信
上传时间： 2013-07-12
上传用户：yaohe123
DSP实时多任务操作系统设计与实现pdf版
上传时间： 2013-06-21
上传用户：不挑食的老鼠
