多款FPGA CPLD开发板的原理图
多款FPGA CPLD开发板的原理图,很好的线路设计参考...
多款FPGA CPLD开发板的原理图,很好的线路设计参考...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
PROTUES中简单图片显示,请多提意见.谢谢!...
多路18b20测温显示系统,可同时测量n个第三18b20...
关于FPGA的设计方面的诸多经验总结,讨论了设计方面应该注意的问题。...
多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码...
节点是网络系统的基本控制单元,论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案,它能够提高单节点并行处理能力,其模块化结构增强了节点的可靠性。...
基于CPLD的多功能信号发生器设计.PDF...
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法...
protel 常用封装 内有200多个常用原件。...