LPC900 FLASH单片机，是PHILIPS公司推出的一款高性能、微功耗51内核单片机，主要集成了字节方式的I2C总线、SPI总线、增强型UART接口、实时时钟、E2PROM、A/D转换器、ISP/IAP在线编程和远程编程方式等一系列有特色的功能部件。LPC900系列单片机提供从8脚DIP到28脚的PLCC等丰富的封装形式，可以满足各种对成本、线路板空间有限制而又要求高性能、高可靠性的应用。且其具有高速率（6倍于普通51单片机），低功耗（完全掉电模式功耗仅为1uA），高稳定性，小封装，多功能（内嵌众多流行的功能模块），多选择等特点（该系列有多款不同封装，不同价位，不同功能的型号供用户选择）。
上传时间： 2013-10-19
上传用户：hanbeidang
红外通信是目前比较流行的一种无线通信模式，其具有无污染，信息传输稳定（不受电磁影响），信息保密性高（经过一定强度的编解码），及安装简单使用方便等优点。因此其被广泛应用于日常生活（水表电表远程操控，红外无接触式测温…）工业生产、科研等诸多领域。当然由于其本身传输特性的限制，导致其易受光线影响，传输距离教短，这些也是平时我们应用中应该注意的地方。
上传时间： 2013-10-26
上传用户：vmznxbc
扩展1个I2C总线为多个；通过主机I2C命令进行总线选择；每次选择一个下级总线；广播模式下可同时打开所有通道；收集中断并发送给主机；复位芯片可取消所有通道选择，在总线挂起时恢复主机的控制。
上传时间： 2013-11-20
上传用户：songrui
ARM处理器的工作模式 ARM处理器状态 ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且，处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。但ARM微处理器在开始执行代码时，应该处于ARM状态。 ARM处理器状态 进入Thumb状态：当操作数寄存器的状态位（位0）为1时，可以采用执行BX指令的方法，使微处理器从ARM状态切换到Thumb状态。此外，当处理器处于Thumb状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到Thumb状态。 进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令时可以使微处理器从Thumb状态切换到ARM状态。此外，在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。ARM处理器模式 ARM微处理器支持7种运行模式，分别为：用户模式(usr)：ARM处理器正常的程序执行状态。快速中断模式(fiq)：用于高速数据传输或通道处理。外部中断模式(irq)：用于通用的中断处理。管理模式(svc)：操作系统使用的保护模式。数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。系统模式(sys)：运行具有特权的操作系统任务。定义指令中止模式(und)：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。ARM处理器模式 ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的所有6种模式称之为非用户模式，或特权模式；其中除去用户模式和系统模式以外的5种又称为异常模式，常用于处理中断或异常，以及需要访问受保护的系统资源等情况。ARM寄存器 ARM处理器共有37个寄存器。其中包括：31个通用寄存器，包括程序计数器(PC)在内。这些寄存器都是32位寄存器。以及6个32位状态寄存器。 关于寄存器这里就不详细介绍了，有兴趣的人可以上网找找，很多这方面的资料。异常处理 当正常的程序执行流程发生暂时的停止时，称之为异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。当一个异常出现以后，ARM微处理器会执行以下几步操作：进入异常处理的基本步骤：将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。将CPSR复制到相应的SPSR中。根据异常类型，强制设置CPSR的运行模式位。强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。如果异常发生时，处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。 ARM微处理器对异常的响应过程用伪码可以描述为： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；当运行于 ARM 工作状态时If == Reset or FIQ then；当响应 FIQ 异常时，禁止新的 FIQ 异常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：将连接寄存器LR的值减去相应的偏移量后送到PC中。将SPSR复制回CPSR中。若在进入异常处理时设置了中断禁止位，要在此清除。
上传时间： 2013-11-15
上传用户：hanbeidang
本系统针对设计制作简易多功能计数器能接收函数信号发生器产生的信号，实现周期测量、频率测量和时间间隔测量的功能的要求。通过分频和整形，利用C8051F020 [1] 的可编程计数器阵列（PCA）的边沿捕捉模式对信号的上升沿捕捉并计时，从而达到对频率、周期和时间间隔测量的目的，并能使测量的范围和测量精度达到预期的要求，还能实现显示温度、时间和记忆10 个测量过的历史数据、显示峰值等扩展需求。
上传时间： 2013-10-21
上传用户：13788529953
用单片机制作多功能莫尔斯码电路:用单片机制作多功能莫尔斯码电路莫尔斯电码通信有着悠久的历史，尽管它已被现代通信方式所取代，但在业余无线电通信和特殊的专业场合仍具有重要的地位，这是因为等幅电码通信的抗干扰能力是其它任何一种通信方式都无法相比的。在短波波段用几瓦的功率即可进行国际间的通信，收发射设备简单易制成本低廉，所以深受业余无线电爱好者的喜爱，是业余无线电高手必备的技能。要想熟练掌握莫尔斯电码的收发技术除了持之以恒的毅力外，还需要相关的设备。设计本电路的目的就是给爱好者提供一个实用和训练的工具。 一、功能简介 本电路可以配合自动键体和手动键体，产生莫尔斯码控制信号，设有16种速度，从初学者到操作高手都能适用。监听音调也有16种,均可以通过功能键进行选择。可以按程序中设定好的呼号自动呼叫，设有听抄练习功能，听抄练习有短码和混合码两种模式，分别对10个数字和常用的38个混合码模拟随机取样，产生分组报码，供爱好者提高抄收水平之用，速度低4档的听抄练习是专为初学者所设，内容是时间间隔较长的单字符。设有PTT开关键，可以决定是否控制发射机工作，不需要反复通断控制线。无论当前处于呼叫状态还是听抄状态只要电键接点接通则自动转到人工发报程序。4分钟内不使用电路将自动关闭电源，只有按复位键才能重新开始工作。先按住听抄练习键复位则进入短码练习状态，其它功能不变。从开机到自动关机执行每个功能都有不同的莫尔斯码提示音。本电路具有较强的抗高低频干扰的能力和使用方便的大电流开关接口，以适应不同的发射设备。 二、硬件电路原理硬件电路如图1所示。设计电路的目的在于方便实用，以免在紧张的操作中失误，所以除了听抄练习键外其它键没有定义复用功能。各键的作用在图中已经标出。PTT控制在每次复位时处于关闭状态,每按动一次PTT功能键则改变一次状态，这样可以使用软件开关控制发射。 PTT处于控制状态时发光二极管随控制信号闪亮。考虑到自制设备及淘汰军用设备与高档设备控制电流的不同，PTT开关管采用了2SC2073，可以承受500mA的电流，同时还增加了无极性PTT开关电路，无论外部被控制的端口直流极性如何加到VT3的极性始终不变，供有兴趣的爱好者实验。应该注意，如果被控制的负载是感性，则电感两端必须并联续流二极管，除自制设备外成品机在这方面一般没有什么问题。手动键只有一个接点，接通后产生连续的音频和发射控制信号。在本电路中手动键的输入端是P1.5 ，程序不断检测P1.5电平，当按键按下时P1.5电平为0，程序转入手动键子程序。 自动键的接点分别接到P1.3和P1.4 ，同样当程序检测到有接点闭合时便自动产生“点”或“划”。音频信号从P输出，经VT1放大后推动扬声器发音。单片机的I/O口在输入状态下阻抗较高，容易受到高低频信号干扰，所以在每个输入端口和三极管的be端并联电阻和高频旁路电容，确保在较长的电键连线和大功率发射时电路工作稳定。图2是印刷电路版图，尺寸为110mmX85mm，扬声器用粘合剂直接粘接在电路版有铜箔的面。 三、软件设计方法 “点”时间长度是莫尔斯电码中的基本时间单位。按规定“划”的时间长度不小于三个“点”，同字符中“点”与“划”的间隔不小于一个“点”，字符之间不小于一个“划”，词与词之间不应小于五个“点”。在本程序中用条件转移指令来产生“点”时间长度。通过速度功能键功可以设置16种延时参数。用T0中断产生监听音频信号，并将中断设为优先级，保证在听觉上纯正悦耳。T1用于自动关机计时，如果不使用任何功能四分钟后将向PCON 位写1，单片机进入休眠状态,此时耗电量仅有几个微安。自动键的“点”或“划”以及手动键的连续发音都是子程序的反复调用。P1.2对地短接时自动呼叫可设定为另一内容。为了便于熟悉汇编语言的读者对发音内容进行修改，这里介绍发音字符的编码方法。莫尔斯码的信息与计算机中二进制恰好相同，我们可以用0表示“点”，用1表示“划”。提示音、自动呼叫、听抄内容等字符是预先按一定编码方式存储在程序中的常数。每个字符的莫尔斯码一般是由1至6位“点”、“划”组成，也就是发音次数最多6次。程序中每个字符占用1个字节，字符时间间隔不占用字节，但更长的延时或发音结束信息占用一个字节。我们用字节的低三位表示字节的性质，对于5次及5次以下发音的字符我们用存储器的高5位存储发音信息，发音顺序由高位至低位，用低3位存储发音次数，发音时将数据送入累加器A，先得到发音次数，然后使A左环移，对E0进行位寻址，判断是发“点”还是“划”，环移次数由发音次数决定。对于6次发音的字符不能完全按照上述编码规则，否则会出现信息重叠，如果是6次发音且最后一次是“划”我们把发音次数定义为111B，因为这时第6次位寻址得到的是1。如果第6次发音是“点”，那么这个字符的低三位定义为000B。字符间隔时间由程序自动产生，更长的时间隔或结束标志由字节低三位110B来定义，高半字节表示字符间隔的倍数，例如26H表示再加两倍时间间隔。如果字节为06H则表示读字符程序结束，返回主程序。更详细的内容不再赘述，读者可阅读源程序。四、使用注意事项手动键的操作难度相对大一些，时间节拍全由人掌握，其特点是发出的电码带有“人情味”。自动键的“点”、“划”靠电路产生，发音标准，容易操作，而且可以达到相当快的速度，长时间工作也不易疲劳。在干扰较大、信号微弱的条件下自动键码的辨别程度好于手动键码。初学者初次使用手动键练习发报要有老师指导，且不可我行我素，一旦养成不正确的手法则很难纠正。在电台上时常听到一些让对方难以抄收的电码，这可能会使对方反感而拒绝回答。使用自动键也应在一定的听抄基础上再去练习。在暂时找不老师的情况下可多练习听力，这对于今后能够发出标准正确的电码非常有益。
上传时间： 2013-10-31
上传用户：sdq_123
九.输入/输出保护为了支持多任务，80386不仅要有效地实现任务隔离，而且还要有效地控制各任务的输入/输出，避免输入/输出冲突。本文将介绍输入输出保护。 这里下载本文源代码。 <一>输入/输出保护80386采用I/O特权级IPOL和I/O许可位图的方法来控制输入/输出，实现输入/输出保护。 1.I/O敏感指令输入输出特权级(I/O Privilege Level)规定了可以执行所有与I/O相关的指令和访问I/O空间中所有地址的最外层特权级。IOPL的值在如下图所示的标志寄存器中。 标 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O许可位图规定了I/O空间中的哪些地址可以由在任何特权级执行的程序所访问。I/O许可位图在任务状态段TSS中。 I/O敏感指令 指令 功能 保护方式下的执行条件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 设置EFLAGS中的IF位 CPL<=IOPL IN 从I/O地址读出数据 CPL<=IOPL或I/O位图许可 INS 从I/O地址读出字符串 CPL<=IOPL或I/O位图许可 OUT 向I/O地址写数据 CPL<=IOPL或I/O位图许可 OUTS 向I/O地址写字符串 CPL<=IOPL或I/O位图许可 上表所列指令称为I/O敏感指令，由于这些指令与I/O有关，并且只有在满足所列条件时才可以执行，所以把它们称为I/O敏感指令。从表中可见，当前特权级不在I/O特权级外层时，可以正常执行所列的全部I/O敏感指令；当特权级在I/O特权级外层时，执行CLI和STI指令将引起通用保护异常，而其它四条指令是否能够被执行要根据访问的I/O地址及I/O许可位图情况而定(在下面论述)，如果条件不满足而执行，那么将引起出错码为0的通用保护异常。 由于每个任务使用各自的EFLAGS值和拥有自己的TSS，所以每个任务可以有不同的IOPL，并且可以定义不同的I/O许可位图。注意，这些I/O敏感指令在实模式下总是可执行的。 2.I/O许可位图如果只用IOPL限制I/O指令的执行是很不方便的，不能满足实际要求需要。因为这样做会使得在特权级3执行的应用程序要么可访问所有I/O地址，要么不可访问所有I/O地址。实际需要与此刚好相反，只允许任务甲的应用程序访问部分I/O地址，只允许任务乙的应用程序访问另一部分I/O地址，以避免任务甲和任务乙在访问I/O地址时发生冲突，从而避免任务甲和任务乙使用使用独享设备时发生冲突。 因此，在IOPL的基础上又采用了I/O许可位图。I/O许可位图由二进制位串组成。位串中的每一位依次对应一个I/O地址，位串的第0位对应I/O地址0，位串的第n位对应I/O地址n。如果位串中的第位为0，那么对应的I/O地址m可以由在任何特权级执行的程序访问；否则对应的I/O地址m只能由在IOPL特权级或更内层特权级执行的程序访问。如果在I/O外层特权级执行的程序访问位串中位值为1的位所对应的I/O地址，那么将引起通用保护异常。 I/O地址空间按字节进行编址。一条I/O指令最多可涉及四个I/O地址。在需要根据I/O位图决定是否可访问I/O地址的情况下，当一条I/O指令涉及多个I/O地址时，只有这多个I/O地址所对应的I/O许可位图中的位都为0时，该I/O指令才能被正常执行，如果对应位中任一位为1，就会引起通用保护异常。 80386支持的I/O地址空间大小是64K，所以构成I/O许可位图的二进制位串最大长度是64K个位，即位图的有效部分最大为8K字节。一个任务实际需要使用的I/O许可位图大小通常要远小于这个数目。 当前任务使用的I/O许可位图存储在当前任务TSS中低端的64K字节内。I/O许可位图总以字节为单位存储，所以位串所含的位数总被认为是8的倍数。从前文中所述的TSS格式可见，TSS内偏移66H的字确定I/O许可位图的开始偏移。由于I/O许可位图最长可达8K字节，所以开始偏移应小于56K，但必须大于等于104，因为TSS中前104字节为TSS的固定格式，用于保存任务的状态。 1.I/O访问许可检查细节保护模式下处理器在执行I/O指令时进行许可检查的细节如下所示。 (1)若CPL<=IOPL，则直接转步骤(8)；(2)取得I/O位图开始偏移；(3)计算I/O地址对应位所在字节在I/O许可位图内的偏移；(4)计算位偏移以形成屏蔽码值，即计算I/O地址对应位在字节中的第几位；(5)把字节偏移加上位图开始偏移，再加1，所得值与TSS界限比较，若越界，则产生出错码为0的通用保护故障；(6)若不越界，则从位图中读对应字节及下一个字节；(7)把读出的两个字节与屏蔽码进行与运算，若结果不为0表示检查未通过，则产生出错码为0的通用保护故障；(8)进行I/O访问。设某一任务的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;对应I/O端口00H—3FH DB 10000000B ;对应I/O端口40H—47H DB 01100000B ;对用I/O端口48H—4FH DB 8182 DUP(0ffH) ;对应I/O端口50H—0FFFFH DB 0FFH ;位图结束字节TSSLen = $TSSSEG ENDS 再假设IOPL=1，CPL=3。那么如下I/O指令有些能正常执行，有些会引起通用保护异常： in al,21h ;(1)正常执行 in al,47h ;(2)引起异常 out 20h,al ;(3)正常实行 out 4eh,al ;(4)引起异常 in al,20h ;(5)正常执行 out 20h,eax ;(6)正常执行 out 4ch,ax ;(7)引起异常 in ax,46h ;(8)引起异常 in eax,42h ;(9)正常执行 由上述I/O许可检查的细节可见，不论是否必要，当进行许可位检查时，80386总是从I/O许可位图中读取两个字节。目的是为了尽快地执行I/O许可检查。一方面，常常要读取I/O许可位图的两个字节。例如，上面的第(8)条指令要对I/O位图中的两个位进行检查，其低位是某个字节的最高位，高位是下一个字节的最低位。可见即使只要检查两个位，也可能需要读取两个字节。另一方面，最多检查四个连续的位，即最多也只需读取两个字节。所以每次要读取两个字节。这也是在判别是否越界时再加1的原因。为此，为了避免在读取I/O许可位图的最高字节时产生越界，必须在I/O许可位图的最后填加一个全1的字节，即0FFH。此全1的字节应填加在最后一个位图字节之后，TSS界限范围之前，即让填加的全1字节在TSS界限之内。 I/O许可位图开始偏移加8K所得的值与TSS界限值二者中较小的值决定I/O许可位图的末端。当TSS的界限大于I/O许可位图开始偏移加8K时，I/O许可位图的有效部分就有8K字节，I/O许可检查全部根据全部根据该位图进行。当TSS的界限不大于I/O许可位图开始偏移加8K时，I/O许可位图有效部分就不到8K字节，于是对较小I/O地址访问的许可检查根据位图进行，而对较大I/O地址访问的许可检查总被认为不可访问而引起通用保护故障。因为这时会发生字节越界而引起通用保护异常，所以在这种情况下，可认为不足的I/O许可位图的高端部分全为1。利用这个特点，可大大节约TSS中I/O许可位图占用的存储单元，也就大大减小了TSS段的长度。 <二>重要标志保护输入输出的保护与存储在标志寄存器EFLAGS中的IOPL密切相关，显然不能允许随便地改变IOPL，否则就不能有效地实现输入输出保护。类似地，对EFLAGS中的IF位也必须加以保护，否则CLI和STI作为敏感指令对待是无意义的。此外，EFLAGS中的VM位决定着处理器是否按虚拟8086方式工作。 80386对EFLAGS中的这三个字段的处理比较特殊，只有在较高特权级执行的程序才能执行IRET、POPF、CLI和STI等指令改变它们。下表列出了不同特权级下对这三个字段的处理情况。 不同特权级对标志寄存器特殊字段的处理 特权级 VM标志字段 IOPL标志字段 IF标志字段 CPL=0 可变(初POPF指令外) 可变 可变 0 不变 不变 可变 CPL>IOPL 不变 不变 不变 从表中可见，只有在特权级0执行的程序才可以修改IOPL位及VM位；只能由相对于IOPL同级或更内层特权级执行的程序才可以修改IF位。与CLI和STI指令不同，在特权级不满足上述条件的情况下，当执行POPF指令和IRET指令时，如果试图修改这些字段中的任何一个字段，并不引起异常，但试图要修改的字段也未被修改，也不给出任何特别的信息。此外，指令POPF总不能改变VM位，而PUSHF指令所压入的标志中的VM位总为0。 <三>演示输入输出保护的实例(实例九)下面给出一个用于演示输入输出保护的实例。演示内容包括：I/O许可位图的作用、I/O敏感指令引起的异常和特权指令引起的异常；使用段间调用指令CALL通过任务门调用任务，实现任务嵌套。 1.演示步骤实例演示的内容比较丰富，具体演示步骤如下：(1)在实模式下做必要准备后，切换到保护模式；(2)进入保护模式的临时代码段后，把演示任务的TSS段描述符装入TR，并设置演示任务的堆栈；(3)进入演示代码段，演示代码段的特权级是0；(4)通过任务门调用测试任务1。测试任务1能够顺利进行；(5)通过任务门调用测试任务2。测试任务2演示由于违反I/O许可位图规定而导致通用保护异常；(6)通过任务门调用测试任务3。测试任务3演示I/O敏感指令如何引起通用保护异常；(7)通过任务门调用测试任务4。测试任务4演示特权指令如何引起通用保护异常；(8)从演示代码转临时代码，准备返回实模式；(9)返回实模式，并作结束处理。
上传时间： 2013-12-11
上传用户：nunnzhy
摘 要：研究一种基于FPGA的多路视频合成系统。系统接收16路ITU656格式的视频数据，按照画面分割的要求对视频数据流进行有效抽取和帧合成处理，经过视频编码芯片转换成模拟信号输出到显示器，以全屏或多窗口模式显示多路视频画面。系统利用FPGA的高速并行处理能力的优势，应用灵活的的多路视频信号的合成技术和数字图像处理算法，实现实时处理多路视频数据。
上传时间： 2014-12-05
上传用户：jiangfire
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
针对实际应用中电子战设备对雷达信号分选的实时性要求，在分析了序列差直方图算法和多核DSP任务并行模式的基础上，设计了基于TMS320C6678的八核DSP雷达信号分选电路，对密集的雷达信号进行分选。实验结果表明：该电路可对常规雷达信号实现快速分选，并且分选效果良好，系统可靠性高。
上传时间： 2013-10-16
上传用户：拢共湖塘
