多时钟全部资料下载-20535个多时钟技术资源-虫虫下载站

基于多时钟的处理，在跨时钟域的处理上有优势...

📅 2014-08-20

任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。...

📅 2014-12-04

无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且...

📅 2013-09-04

FPGA布局算法和软件位于工艺映射和布线之间，是一个承上启下的阶段，对最终的布通率和时序都有着重要的影响。本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上，本文...

📅 2013-06-21

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的...

📅 2013-08-23

高性能CPU-CIP51 ♦ 高速流水线结构 CPU (25−100 MIPS)♦ 完全兼容 8051 源码和机器码级♦ 大多数指令执行时间为 1&#8...

📅 2013-12-23

高性能 CPU ——CIP51♦ 高速流水线结构 CPU (25−100 MIPS)♦ 完全兼容 8051 源码和机器码级♦ 大多数指令执行时间为 1&...

📅 2013-11-14

无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难...

📅 2014-01-13

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的...

📅 2016-04-03

在FPGA设计中，多时钟设计策略。采用verilog描述。...

📅 2013-12-11

📚 多时钟技术资料