采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道，DISPLAY信号启动所选通道RAM中数值的显示过程。数值顺次显示一遍后显示结束，可以重新设定SEL的值选择下一个通道。模块数据线为8位，显示器件为4个8段LED。 7.数据采集模式如下：单通道采集（由SEL信号选择通道），多通道顺次采集（当前通道采满后转入下一通道），多通道并行采集（每通道依次采集一个数据）。模式由控制信号MODE选择，采集数据的总个数由NUM_COLLECT给出。 8.数据采集过程中不能读取，数据读取过程中不能采集
上传时间： 2013-12-25
上传用户：zycidjl
PowerPCB教程简介 欢迎使用 PowerPCB 教程。本教程描述了PADS-PowerPCB 的绝大部分功能 和特点，以及使用的各个过程，这些功能包括： · 基本操作 · 建立元件(Component) · 建立板子边框线(Board outline) · 输入网表(Netlist) · 设置设计规则(Design Rule) ·元件(Part)的布局(Placement) · 手工和交互的布线 · SPECCTRA全自动布线器(Route Engine) ·覆铜(Copper Pour) · 建立分隔/混合平面层(Split/mixed Plane) · Microsoft 的目标连接与嵌入(OLE)(Object Linking Embedding) · 可选择的装配选件(Assembly options) · 设计规则检查(Design Rule Check) · 反向标注(Back Annotation) · 绘图输出(Plot Output) 使用本教程后，你可以学到印制电路板设计和制造的许多基本知识。 你不必一次完成整个教程，如果在任何时候退出后，下次直接找到你要进入 的部分，继续学习本教程。 当你完成了本教程的学习后，可以参考在线帮助(On-line Help)以便得到更多 的信息。如果你需要附加的信息内容，你可以与PADS 在各地办事处或代理商取 得联系，以便得到更多的帮助。 欢迎使用PowerPCB进行PCB设计！
标签： PowerPCB PADS-PowerPCB 教程 分
上传时间： 2013-12-12
上传用户：caozhizhi
VB.NET的Web浏览器IE7的克隆选项卡式浏览器 描述：这是一个例子写的vb.net浏览器使用的。 NET Framework 2.0 （ Visual Studio 2005中） 。这是一个标签式网页浏览器。这表明许多例子与新的浏览器控制和加载文件。你会发现在这个例子中是：基本浏览器的导航和功能，搜索服务提供商的代码，与收藏，显示如何显示大多数的对话可以在Internet Explorer 7 ，文档浏览器，抓取图片的网页，确定，并与元素用户上空盘旋在加载的文件。还包括代码处理弹出包括一个信息栏，一个简单的RSS阅读器，检测的RSS ，节省图像，与历史记录， Cookie和高速缓存，网站拦截， phising滤波器首发等等。这应该让你多以及在您的方式充分被炸的浏览器应用程序。请投票如果您发现此代码有用。 此文件来自星球源Code.com ...家庭数百万行的源代码 您可以查看关于此代码/和或表决时： http://www.Planet-Source-Code.com/vb/scripts/ShowCode.asp?txtCodeId=5484&lngWId=10 作者可能有某些保留版权此代码...请遵守它们的要求和法律的审查所有版权条件在上述网址。
标签： NET Framework Studio Visual
上传时间： 2017-03-01
上传用户：lunshaomo
第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法 第8章 大数逻辑可译码有限几何码 第9章 线性分组码的网络 第10章 基于可靠性的线性分组码软判决译码算法 第11章 卷积码 第12章 卷积码的最优译码 第13章 卷积码的次优译码 第14章 基于网络的软判决译码算法 第15章 级联编码、码分解与多阶段译码 第16章 Turbo编码 第17章 低密度单奇偶校验码 第18章 网络编码调制 第19章 分组编码调制 第20章 纠突发错误码 第21章 纠突发错误卷积码 第22章 自动请求重传（ARQ）策略 附录A 伽罗华域的表 附录B GF（2m）中元素的最小多项式 附录C 长度至2 10-1的二进制本原BCH码的生成多项式 9.6 卷积码
上传时间： 2014-01-10
上传用户：fnhhs
Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍，Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电子钟进行设计。
上传时间： 2017-03-06
上传用户：epson850
多多网店系统v3.01 完全免费可用版-功能简介: 支持多模板皮肤色切换[8套] 支持按商品特性[推荐商品/特价商品/新品分类]浏览 支持按商品类别浏览 支持单件商品用支付宝交易按钮直接支付订购 集成QQ及淘宝旺旺在线订购咨询面板 商品详细介绍支持用html编辑器图文排版生成 支持购物车方式订购商品，自动计算货款 支持支付宝在线支付货款 动态自定义标题，关键字，页面描述（有利于搜索引擎中的排名提升） 自定义网站关闭/开启 支持顾客在线留言反馈交流 支持购物帮助文档动态发布。 支持商品添加修改删除，推荐、热门、新品 支持订单管理 还有很多细微功能等待您发现......。
上传时间： 2014-10-26
上传用户：330402686
问题描述：按照国际象棋的规则，车可以攻击与之处在同一行或同一列上的棋子。指南车是有方向的车。横向指南车可以攻击与之处在同一行上的棋子。纵向指南车可以攻击与之处在同一列上的棋子。指南车问题要求在m×n格的棋盘上放置指南车，并确定各指南车的攻击方向，使棋盘上不受指南车攻击的方格数最多。 编程任务：对于给定的m×n格的棋盘和2 个整数x 和y。整数x 表示棋盘上有x个规定方格应放置指南车，但攻击方向未定。整数y表示除了已规定放置位置的x个指南车外，还要在棋盘上放置y个指南车，其位置和攻击方向均未定。设计一个分支限界法，计算x+y 个指南车的放置方案，使棋盘上不受指南车攻击的方格数最多。
标签： 国际
上传时间： 2014-01-03
上传用户：jqy_china
数据结构中的哈弗曼编码的实现源码，此源码中包含了详细的描述
上传时间： 2013-12-26
上传用户：zhenyushaw
批量将TXT生成CHM文件（TXT文件需要ANSI格式） 这是一款将批量（即多个）TXT（文本文件）生成一个CHM文件的免费绿色工具，将多个TXT文件生成CHM文件的好处在于可以批量浏览，方便传播以及能够起到禁止使用者更改其中的内容。将工具操作十分方便，选择一个TXT文件所在的目录，输入CHM标题，按下“立即生成”即可。 注意：该工具操作的TXT文件文件最佳编码是ANSI格式，至于批量转换ANSI格式的工具请联系我获得。
上传时间： 2014-12-05
上传用户：jeffery
FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器，即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源，如果显示的位数N较少，可以直接使用静态显示方式，即将每一个数码管都分别连接到不同的8个引脚线上，共需要8×N条引脚线控制.
上传时间： 2013-12-08
上传用户：bibirnovis
