浮点FFI，的VHDL实现及HDL功能测试方法的研究 附录B加法处理器测试平台代码 附录CFFT处理器的测试平台代码
上传时间： 2013-12-23
上传用户：王楚楚
为 了提高用户身份认证和授权管理的灵活性，从We b 应用系统的安全性角度出发，讨论了 一 种在． N E T F r a me w o r k下保证应用程序安全性的身份验证和授权模型，并给出了模型的具体实现方法。 该模型利用 F o r ms身份验证方法对用户的身份进行鉴别。在授权处理上，模型结合统一资源定位( u ． J f o r m R e s o u r c e L o c a t o r , U R L ) 授权模式和用户所具有的系统角色，分别从页面级和页面操作级对用户的访问进行 控制。该模型在企业局域网环境内能够提供比较灵活的身份认证和基于角色的授权服务。实际应用表明， 基于该模型的We b应用系统能够对用户的访问进行有效的控制，从而保证了系统的安全性
上传时间： 2013-12-31
上传用户：VRMMO
•ARINC429总线协议是美国航空电子工程委员会(Airlines Engineering Committee)于1977年7月提出的，并于同年发表并获得批准使用，它的全称是数字式信息传输系统(Digital Information Transmission System ) 。协议标准规定了航空电子设备及有关系统间的数字信息传输要求。ARINC429广泛应用在先进的民航客机中，如B-737、B-757、B-767，俄制军用飞机也选用了类似的技术。
标签： ARINC429 总线
上传时间： 2015-03-25
上传用户：423619775
ARINC429总线协议是美国航空电子工程委员会(Airlines Engineering Committee)于1977年7月提出的，并于同年发表并获得批准使用，它的全称是数字式信息传输系统(Digital Information Transmission System ) 。协议标准规定了航空电子设备及有关系统间的数字信息传输要求。ARINC429广泛应用在先进的民航客机中，如B-737、B-757、B-767，俄制军用飞机也选用了类似的技术。 ARINC429总线结构简单、性能稳定，抗干扰性强。最大的优势在于可靠性高。飞机上的ARINC429数据总线，用于在系统和设备之间传送上千种不同类型的参数，如航向、真空速、马赫数等。
标签： 429总线协议
上传时间： 2016-08-17
上传用户：w50403
全志多媒体芯片，是一款高度集成、低功耗的移动应用处理器,可广泛应用于各种多媒体音视频设备中。基于arm9架构,集成了DDR。它支持高清视频解码,
标签： s_Datasheet_V F1C 100 1.0
上传时间： 2020-12-18
上传用户：
目前的蓝牙耳机非常常见，各种厂商都生产有蓝牙芯片，其中BK上海博通是一种国产的芯片，非常多的应用在各种廉价蓝牙耳机解决方案，然而网上博通的资料比较少，下面是一些简单的介绍。BK3266是一个低功耗，高度集成的蓝牙系统芯片(SoC)音频设备。它集成了高性能的蓝牙射频收发器、功能丰富的基带处理器、闪存控制器、多个模拟和数字外围设备，以及一个包含蓝牙软件栈的系统。播放音频、语音和SPP配置文件。基于缓存的体系结构使SIP8M闪存设备具有完全的可编程性，并可用于控制和多媒体混合应用程序。内双立体声模数转换器可以用数字均衡器处理的数字信号的TS立体模拟输入。该装置结合了片上电源管理与线性和开关模式降压调节器，还包括220 mA内部电池充电控制器，以进一步降低外部材料清单(Bom)成本。BK3266特性：工作电压为2.8V至4.2VA2DP平均电流9mA300 UA，500 ms嗅觉电流0.8uA深睡眠电流蓝牙4.2经典和低功耗A2DP v1.3、AVRCP v1.6、HFP v1.7、HID V1.1、AVCTP v1.4、AVDTP v1.3和SPP v1.2真正的无线立体声和两个主动链路双线UART下载接口16位立体声ADC和DAC立体声输入和双麦克风五带数字硬件均衡器SPI，UART，I2C，SDIO和USB具有MCLK输出的I2S主从接口外部PA和LNA接口最多220mA电池充电控制器
上传时间： 2022-06-02
上传用户：canderile
|- 数据科学速查表 - 0 B|- 迁移学习实战 - 0 B|- 零起点Python机器学习快速入门 - 0 B|- 《深度学习入门：基于Python的理论与实现》高清中文版PDF+源代码 - 0 B|- 《Python生物信息学数据管理》中文版PDF+英文版PDF+源代码 - 0 B|- 《Python深度学习》2018中文版pdf+英文版pdf+源代码 - 0 B|- 《Python编程：从入门到实践》中文版+源代码 - 0 B|- stanford machine learning - 0 B|- Python语言程序设计2018版电子教案 - 0 B|- Python网络编程第三版 （原版+中文版+源代码） - 0 B|- Python机器学习实践指南（中文版带书签）、原书代码、数据集 - 0 B|- python官方文档 - 0 B|- Python编程(第4版 套装上下册) - 0 B|- PyQt5快速开发与实战（pdf+源码） - 0 B|- linux - 0 B|- 征服PYTHON-语言基础与典型应用.pdf - 67.40 MB|- 与孩子一起学编程_中文版_详细书签.pdf - 69.10 MB|- 用Python做科学计算.pdf - 6.10 MB|- 用Python写网络爬虫.pdf - 9.90 MB|- 用Python进行自然语言处理(中文翻译NLTK).pdf - 4.40 MB|- 像计算机科学家那样思考 Python中文版第二版.pdf - 712.00 kB|- 网络爬虫－Python和数据分析.pdf - 6.90 MB|- 图解机器学习.pdf - 59.40 MB|- 凸优化.pdf - 5.70 MB|- 数据挖掘导论.pdf - 2.50 MB|- 数据科学入门.pdf - 13.30 MB|- 数据结构与算法__Python语言描述_裘宗燕编著_北京：机械工业出版社_，_2016.01_P346.pdf - 74.30 MB|- 神经网络与深度学习.pdf - 92.60 MB|- 深入Python3...
标签： python
上传时间： 2022-06-06
上传用户：
最近入手了Pandaboard的高清摄像头子板一块，顺便学习了MIPICSI2接口，给各位网友分享一下。这个高清摄像头采用ov5640芯片，500万像素，支持自动聚焦，这也是手机和平板里面用得比较多的一种cmos传感芯片。OV5640同时支持并向和串行数据传输，当然串行传输（也就是MIPI方式）速度更快，能够支持更高的分辨率，一般手机里300万或者500万像素的摄像头一般都是MIPI接口。不妨再多提一下MIPI标准，MIPI是做移动应用处理器的几家巨头公司成立的联盟，旨在定义移动应用处理器的接口标准，其全称为“Mobile Industry Processor Interface”。现在用的比较多是MIPI框架中的摄像头标准和显示标准，即MIPICSI和MIPI DSI。CSI代表Camera Serial Interface，而DSI代表Display Serial Interface。现在CSI已经升级到CSI2.0版本，即MIPICSI2接口。本文所提到的Pandaboard 高清摄像头使用的就是MIPICSI2接口。先贴一个Pandaboard安装好摄像头子板的图片：
上传时间： 2022-06-24
上传用户：jason_vip1
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
随着通信技术和计算机技术的发展，多媒体的应用与服务越来越广泛，视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法，因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂，由于对视频编码的实时性要求，因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标，介绍了运动估计技术在MPEG-4中的应用，然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后，对整个运动估计模块进行了仿真测试，给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况，通过对时序仿真结果可知本文设计的各功能模块工作正常，并且能够协同工作，整个运动估计模块能够正确的实现二步搜索运动估计算法，并输出正确的运动估计结果；通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。
上传时间： 2013-05-27
上传用户：wpt
