TI最新处理器OMAP3530原理图。对于新设计有很大参考意义。
上传时间： 2013-09-09
上传用户：gmh1314
S3C44b0X处理器的开发板原理图，Protel格式
上传时间： 2013-09-20
上传用户：dreamboy36
这是网名为Rein Lee写的一篇在PROTEUS中使用ARM处理器及uC/OS-II移植理解，里面还包括移植的源代码，以及在PROTEUS上建的工程文件，已调试好，可以运行仿真。对于理解uC/OS-II在ARM上的移植还是很有帮助的！\r\n
上传时间： 2013-09-21
上传用户：AISINI005
在PROTEUS中使用ARM处理器及uCOS-II移植理解,需要学习ARM处理器的，这是个很好的学习资料
上传时间： 2013-09-25
上传用户：赵一霞a
看到不少网友对COOLMOS感兴趣，把自己收集整理的资料、个人理解发出来，与大家共享。个人理解不一定完全正确，仅供参考。COOLMOS（super junction）原理，与普通VDMOS的差异如下： 对于常规VDMOS器件结构，大家都知道Rdson与BV这一对矛盾关系，要想提高BV，都是从减小EPI参杂浓度着手，但是外延层又是正向电流流通的通道，EPI参杂浓度减小了，电阻必然变大，Rdson就大了。所以对于普通VDMOS，两者矛盾不可调和。8 X( ?1 B4 i* q: i但是对于COOLMOS，这个矛盾就不那么明显了。通过设置一个深入EPI的的P区，大大提高了BV，同时对Rdson上不产生影响。为什么有了这个深入衬底的P区，就能大大提高耐压呢？
标签： COOLMOS
上传时间： 2014-12-23
上传用户：标点符号
对于常规VDMOS器件结构， Rdson与BV存在矛盾关系，要想提高BV，都是从减小EPI参杂浓度着手，但是外延层又是正向电流流通的通道，EPI参杂浓度减小了，电阻必然变大，Rdson增大。所以对于普通VDMOS，两者矛盾不可调和。 但是对于COOLMOS，这个矛盾就不那么明显了。通过设置一个深入EPI的的P区，大大提高了BV，同时对Rdson上不产生影响。为什么有了这个深入衬底的P区，就能大大提高耐压呢？ 对于常规VDMOS，反向耐压，主要靠的是N型EPI与body区界面的PN结，对于一个PN结，耐压时主要靠的是耗尽区承受，耗尽区内的电场大小、耗尽区扩展的宽度的面积，也就是下图中的浅绿色部分，就是承受电压的大小。常规VDMOS，P body浓度要大于N EPI， PN结耗尽区主要向低参杂一侧扩散，所以此结构下，P body区域一侧，耗尽区扩展很小，基本对承压没有多大贡献，承压主要是P body－－N EPI在N型的一侧区域，这个区域的电场强度是逐渐变化的，越是靠近PN结面（a图的A结），电场强度E越大。所以形成的浅绿色面积有呈现梯形。
上传时间： 2013-11-11
上传用户：小眼睛LSL
叙述了锁相环的应用及其结构特点, 较详细地介绍了锁相集成电路CD4046的结构特点和应用。
上传时间： 2013-10-27
上传用户：gxm2052
基于MDK RTX 的COrtex—M3 多任务应用设计 武汉理工大学 方安平 武永谊 摘要：本文描述了如何在Cortex—M3 上使用MDK RL—RTX 的方法，并给出了一个简单的多任务应用设计。 关键词：MDK RTX，Cortex，嵌入式，ARM， STM32F103VB 1 MDK RL—RTX 和COrtex—M3 概述 MDK 开发套件源自德国Keil 公司，是ARM 公司目前最新推出的针对各种嵌入式处理器 的软件开发工具。MDKRL—IUX 是一个实时操作系统(RTOS)内核，完全集成在MDK 编译器中。广泛应用于ARM7、ARM9 和Cortex-M3 设备中。它可以灵活解决多任务调度、维护和时序安排等问题。基于RL—I 订X 的程序由标准的C 语言编写，由Real—View 编译器进行编译。操作系统依附于C 语言使声明函数更容易，不需要复杂的堆栈和变量结构配置，大大简化了复杂的软件设计，缩短了项目开发周期。
上传时间： 2014-12-23
上传用户：Yue Zhong
挠性印制板很容易在大应力的作用下造成开裂或断裂，在设计时常在拐角处采用抗撕裂结构设计以更好地改善FPC的抗撕裂的性能。
上传时间： 2013-11-22
上传用户：crazyer
信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信号完整性和缩短设计周期是非常必要的。在PCB 板子已焊接加工完毕后才发现信号质量问题和时序问题，是经费和产品研制时间的浪费。1.1 板上高速信号分析我们设计的是基于PowerPC 的主板，主要由处理器MPC755、北桥MPC107、北桥PowerSpanII、VME 桥CA91C142B 等一些电路组成，上面的高速信号如图2-1 所示。板上高速信号主要包括：时钟信号、60X 总线信号、L2 Cache 接口信号、Memory 接口信号、PCI 总线0 信号、PCI 总线1 信号、VME 总线信号。这些信号的布线需要特别注意。由于高速信号较多，布线前后对信号进行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真软件，它可以进行布线前仿真和布线后仿真。
上传时间： 2013-11-04
上传用户：herog3
