地址连接

Altera FPGA与CPLD的外部处理器连接方式及编程。

Altera FPGA与CPLD的外部处理器连接方式及编程。

标签： Altera FPGA CPLD 处理器

上传时间： 2013-08-24

上传用户：1159797854
Altera FPGA的特殊管脚的连接(中文)

AlteraFPGA的特殊管脚的连接(中文)

标签： Altera FPGA 管脚连接

上传时间： 2013-09-01

上传用户：xhwst
dsp与cpld的连接原理图

dsp与cpld的连接原理图，华绑的哦！

标签： cpld dsp 连接原理图

上传时间： 2013-09-01

上传用户：jennyzai
Xilinx公司的FPGA下载电路连接原理图

Xilinx公司的FPGA下载电路连接原理图，对初学EDA者应该有所帮助。

标签： Xilinx FPGA 电路连接

上传时间： 2013-09-03

上传用户：asasasas
完整的FPGA连接图和调试源码

完整的FPGA连接图和调试源码，图是DSN格式，但可以直接拖进PROTEL里打开。

标签： FPGA 连接调试源码

上传时间： 2013-09-06

上传用户：lhc9102
protel的安装使用教程文本文档

protel的安装使用教程文本文档，有连接的下载地址，四个文件一起下\r\n

标签： protel 安装使用教程文档

上传时间： 2013-09-13

上传用户：ynwbosss
Protel DXP 2004 SP2下载地址

Protel DXP 2004 SP2下载地址

标签： Protel 2004 DXP SP2

上传时间： 2014-03-26

上传用户：feifei0302
运放与ADC和DAC连接(Walt Jung)

运放与ADC和DAC连接

标签： Walt Jung ADC DAC

上传时间： 2013-10-10

上传用户：zhqzal1014
连接图器件

连接图器件

标签： 连接器件

上传时间： 2013-10-16

上传用户：南国时代
DRAM内存模块的设计技术

第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章内存模块的叠层设计.............................................................................145第三章内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章内存模块的功耗计算.............................................................................172第六章实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

标签： DRAM 内存模块设计技术

上传时间： 2014-01-13

上传用户：euroford