地址总线
共 35 篇文章
地址总线 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 35 篇文章，持续更新中。
ARM 5. 2 LED 控制实验
ARM 5. 2 LED 控制实验源代码
5. 2 LED 控制实验
5. 2. 1 实验目的
掌握利用S3C2410X 芯片地址总线扩展的I/O 来驱动 LED 显示；
了解ARM 芯片中利用总线扩展I/O 口的使用方法。
5. 2. 2 实验设备
硬件：Embest EduKit-IV 平台，ULINK2 仿真器套件，P
C语言
总线: 指能为多个部件服务的信息传送线，在微机系统中各个部件通过总线相互通信。
地址总线: 它是传送由CPU发出的用于选择要访问的器件或部件的地址。
数据总线: 它是用来传送微型机系统内的各种类型的数据。
汇编： 是能完成一定任务的机器指令的集合。
MCS-51单片机地址指针及其应用
MCS-51单片机外部RAM的地址空间为64KB,地址总线为16位,访问外接RAM可执行如下4条指令:
以太网控制芯片RTL8019中文资料
为了提供完全解决即插即用方案， RTL8019AS 在集成10BASET 收发器，BNC,和AUI 接口之间的自动检测功能。此外，8 条IRQ 总线和16 条基本地址总线为大资源情况下提供了宽松的环境。
一种降低DSP芯片总线功耗的设计方案
· 摘要： 介绍了一种低功耗总线设计方案,在设计方案中提出了一种新的编码算法,并将其与一种低功耗译码器结合来降低总线的功耗.试验中选取了一些常用的DSP算法,结果证明这种方法可以有效降低DSP处理器中数据总线和地址总线的功耗,平均可达到对数据总线降低21.56％和对地址总线降低40.29％.
DSP程序地址总线低功耗分段Gray编码方法
·摘要： 地址总线的功耗是DSP功耗的重要来源.降低地址总线上的翻转率可以有效降低整个系统的功耗.文章在分析CMOS电路功耗基础上,提出了一种改进的Gray编码.结果表明,采用此种编码可以有效地降低DSP程序地址总线功耗.
采用可编程逻辑器件器件设计可变格式和可变速率的通信数字信号源
本设计就是采用Ｌａｔｔｉｃｅ公司的高密度在系统可编程芯<BR>片ｐＬＳＩ／ｉｓ ｐ ＬＳ Ｉ０１６设计的一个通信数字信号源。设<BR>计中采用两套地址总线（ 微机总线与ｉ ｓ ｐ 总线）分时对两片ＲＡ
TMS320F240.rar
参考资料,TMS320F240 中文资料
TMS320F240 为TI 公司所出品的定点式数字信号处理器芯片，具有强大的外围(64k I/O space、10 bit A/D Converter、Digital I/O
peripheral) ，芯片内部采用了加强型哈佛架构(Enhanced Harvard Architecture)，由三个平行处理的总线─程序地址总线(PAB)、数据读出地址
基于AT91RM9200和FPGA技术的变电站测控装置.rar
自20世纪90年代以来，随着计算机技术、超大规模集成电路技术和通信及网络技术的发展，微机保护和测控装置的性能得到大幅提升，以此为基础的变电站自动化系统在我国的电力系统中得到长足的发展和广泛的应用。 @@ 为增加产品的市场竞争力，电力系统二次设备生产厂商紧跟市场需求，将各种具有高性价比的新型处理器芯片和外围芯片大量应用到变电站自动化系统的保护、测控装置上，如32位CPU、数字信号处理芯片DSP、高速
自己做的ARM的UDP通信实验
<p>1.1RTL8019AS网络控制器介绍</p><p>RTL8019AS是一种全双工即插即用的以太网控制器，它在一块芯片上集成了RTL8019内核和一个16KB的SDRAM存储器。</p><p>它兼容RTL8019控制软件和NE20008bit或16bit的传输，支持UTP，AUI，BNC和PNP自动检测模式，支持外接闪烁存储器读写操作，支持/O口地址的完全解码，具有LED指示功能。其接口符合
用FPGA实现8051内核及外设I2C接口扩展的研究.rar
8051处理器自诞生起近30年来，一直都是嵌入式应用的主流处理器，不同规模的805l处理器涵盖了从低成本到高性能、从低密度到高密度的产品。该处理器极具灵活性，可让开发者自行定义部分指令，量身订制所需的功能模块和外设接口，而且有标准版和经济版等多种版本可供选择，可让设计人员各取所需，实现更高性价比的结构。如此多的优越性使得8051处理器牢固地占据着庞大的应用市场，因此研究和发展8051及与其兼容的接
用FPGA实现8051内核及外设I2C接口
8051处理器自诞生起近30年来，一直都是嵌入式应用的主流处理器，不同规模的805l处理器涵盖了从低成本到高性能、从低密度到高密度的产品。该处理器极具灵活性，可让开发者自行定义部分指令，量身订制所需的功能模块和外设接口，而且有标准版和经济版等多种版本可供选择，可让设计人员各取所需，实现更高性价比的结构。如此多的优越性使得8051处理器牢固地占据着庞大的应用市场，因此研究和发展8051及与其兼容的接
一博科技PCB设计指导书VER1.0. 66页
<p>一博科技PCB设计指导书VER1.0. 66页</p><p><br/></p><p>常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如
(1)个人针对atmel提供的运行于CPU内13k空间的ram的romboot修改而成。 (2)提供了IRQ和FIQ的测试工作； (3)提供了对外部sdram的数据总线和地址总线的测试工作 (3
(1)个人针对atmel提供的运行于CPU内13k空间的ram的romboot修改而成。
(2)提供了IRQ和FIQ的测试工作；
(3)提供了对外部sdram的数据总线和地址总线的测试工作
(3）提供了对spi dataflash和nor flash的访问操作
(4)实现了romboot在spi dataflash和nor flash中的升级
(5)因为受编译后文件不能超过13kbyte
计算机学院--单片机原理
一、DVCC-51NET实验仪系统部分原理<BR>系统部分原理图如下图所示,系统部分由CPU8XC51、上电复位电路、低位地址锁存器74LS373、地址译码器74LS138、仿真插座、全部总线(P0口作数据总线D0～D7、经74LS373锁存输出的低位地址线A0～A7、P1口、P2口作高位地址总线A8～A15、P3口)引出插孔、用户晶振插座等组成。CPU8X51位置在仿真调试用户实验程序时，用于接
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的
基于地址总线接口的四倍频编码器信号接口的
FPGA实现 Verilog HDL的
存储器模块生成
存储器模块生成，采用16位数据总线，5位读写地址总线，异步清零！
LM3S系列ARM用GPIO模拟并行总线扩展32KB SRAM PF0～PF7 D0～D7（数据总线） PA0～PA7 A0～A7（地址总线低8位） PB0～PB
LM3S系列ARM用GPIO模拟并行总线扩展32KB SRAM
PF0～PF7 D0～D7（数据总线）
PA0～PA7 A0～A7（地址总线低8位）
PB0～PB7 A8～A15（地址总线高8位）
PB7 /CE（片选）
PC4 /WE（写使能）
PC5 /OE（读使能
用VHDL语言写的程序包含如下功能：1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口
用VHDL语言写的程序包含如下功能：1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口，接在51地址数据总线上，单片机通过访问地址总线上的数据寄存器来控制CPLD
赛盛技术08年第八期EMC技术期刊--讨论地址总线引起的EMI辐射问题
赛盛技术08年第八期EMC技术期刊--讨论地址总线引起的EMI辐射问题