虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 存储器模块生成

存储器模块生成

  • 资源大小:3 K
  • 上传时间: 2014-01-12
  • 上传用户:wentianliang
  • 资源积分:2 下载积分
  • 标      签: 存储器 模块

资 源 简 介

存储器模块生成,采用16位数据总线,5位读写地址总线,异步清零!

相 关 资 源