虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

图像信息

  • 基于FPGA的JPEG图像压缩芯片设计

    该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.

    标签: FPGA JPEG 图像压缩 芯片设计

    上传时间: 2013-04-24

    上传用户:Andy123456

  • 基于FPGA的高速图像处理系统的研究

    现代自动化生产技术迅猛发展,对保证其产品质量的检测技术也提出了更高的要求,许多传统的检测手段已不能满足现代化大生产的需求.而在计算机视觉理论基础上发展起来的视觉检测技术以其高精度、非接触、自动化程度高等优点满足了现代生产过程在线检测的要求,逐渐由实验室走向工业现场,得到了日益广泛的应用.随着现代生产节拍的不断加快,以及检测节点的增多,处理数据量的增大,对视觉检测系统的测量速度提出了更高的要求,而在现有的检测系统中,实现100%实时在线检测的关键问题是提高视觉图像的处理速度,从而提高整个视觉检测系统的处理速度.因此该文提出基于FPGA的高速图像处理系统的设计方案,得到了国家"十五"攻关项目"光学数码柔性通用坐标测量机"的资助.该文针对以下三个方面进行研究并取得一定的成果:(一)高速图像处理硬件解决方案的研究通过分析现有的几种实现高速图像处理的方法的优缺点,提出了基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)技术的高速图像处理系统的方案,并构建了其硬件平台.(二)基于USB总线的通讯采用USB专用接口芯片,实现高速图像处理系统与PC机的通讯验证硬件设计的正确性.(三)基于FPGA的图像处理的研究分析图像处理的特点及其基本的方法,初步研究了基于FPGA的图像低层次处理的硬件化方法的实现.

    标签: FPGA 高速图像处理

    上传时间: 2013-04-24

    上传用户:tb_6877751

  • 基于FPGA和DSP的红外图像预处理算法研究

    随着微电子技术的发展,可编程逻辑器件取得了迅速的发展,其功能日益强大,FPGA内部可用逻辑资源飞速增长,近来推出的FPGA都针对数字信号处理的特点做了特定设计,集成了存储器、锁相环(PLL)、硬件乘法器、DSP模块等,通过使用各个公司提供的FPGA开发软件使用硬件描述语言,可以实现特定的信号处理算法,如FFT、FIR等算法,为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类,FPGA和DSP份协作发挥各自的长处,对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现,DSP则用来处理经过预处理后的图像数据,来运行算法结构复杂,乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及应用,完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试,工作正常。(2)完成了FPGA程序下载电缆的PCB电路设计,并调试成功,应用到FPGA的调试下载配置中,取得了良好的实验与经济效果。(3)充分利用FPGA的设计开发软件与工具,完成了中值滤波、形态学滤波和自适应阈值的FPGA实现,并给出了详细的实现过程。将算法下载到FPGA芯片,经过试验调试,达到要求。(4)研究了PCI接口通讯的实现方式,选用PCI9054芯片实现通讯,完成PCI接口电路设计,经过调试,实现了中断、DMA等方式,满足了数据传输的要求。(5)学习了C6701DSP芯片的工作特性以及内部功能结构,完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。

    标签: FPGA DSP 红外 图像预处理

    上传时间: 2013-07-22

    上传用户:Divine

  • 数字图像加密与实现(转)

    该论文介绍加密算法及如何给数字图像文件加密,比较适合密码学的初入门者学习与交流。

    标签: 数字图像 加密

    上传时间: 2013-04-24

    上传用户:czl10052678

  • 基于DSPFPGA的CAN总线数据通信系统

    CAN-bus(Corltroller Area Network)即控制器局域网,是国际上应用最广泛的现场总线之一。它是一种多主方式的串行通讯总线,在工业控制通讯方面拥有高位速率,高抗电磁干扰性,而且能够检测出产生的任何错误。作为一种灵活,可靠的通讯系统,CAN总线已被广泛运用于各个工业控制现场。 基于FPGA+DSP的CAN总线通讯系统设计主要目标是完成CAN总线的多节点可靠高速性传输,通过各节点之间的数据通信以及结点处理单元内部对数据的处理实现整个通信系统间各个单元的协同工作。 本论文中的 CAN 总线通讯系统是完成红外目标探测系统和控制系统与图像处理系统的实时通信,其硬件部分采用 DSP+FPGA 作为核心通讯处理单元,通过对 DSP硬件编程和FPGA逻辑模块的设计实现了在处理单元外部CAN总线多节点之间的信息可靠性传输以及处理单元内部DSP和FPGA基于SPI的串行通信,从而完成了在FPGA中对CAN总线数据的处理和运用。

    标签: DSPFPGA CAN 总线 数据通信系统

    上传时间: 2013-05-23

    上传用户:dyy618

  • 用FPGA实现MPEG-2数字图像传输流语义分析和协议解析功能

    本文首先分析数字图像压缩技术的实际应用情况,相关的DVB技术标准和测试标准ETR290,进而提出了一个可适用于实际工作环境的语义分析模型框架;并在FPGA开发环境ISE中按照这个语义分析模型框架构造了一个具体的VHDL模型;同时利用工具软件Synplify和modelsim完成软件功能和时序仿真;然后设计相应的硬件测试平台来验证模块功能。针对数字图像技术实际应用环境的特点,本文提出了一种构建在嵌入式硬件平台上的分析模块,可实时分析MPEG-2传输流语法。通过连接TCP/IP网络可实现24小时/7天长时间工作。模块化的设计,使其可以安装于各种设备或实际应用环境中的各关键节点,通过网络传输到统一的服务器;同时该模块可设置成不同的硬件触发模式,使之成为故障传感器。因此,该模块适用于工程开通、快速故障监测、长时间监控等。通过与市场上专业测试设备性能进行比较,在测试精确性方面不占优势,但在达到一定数量级的测试精度后,其廉价、简易和无需维护的特点将呈现巨大的优势。

    标签: FPGA MPEG 数字图像 传输流

    上传时间: 2013-04-24

    上传用户:源弋弋

  • 基于ARM的嵌入式系统设计

    嵌入式系统是为了专用目的内建到产品内部,实现控制、管理、通信等功能的计算机电路与软件的集合体。随着Internet的发展和后PC时代的到来,嵌入式系统的应用越来越广泛。目前嵌入式系统技术已经成为了最热门的技术之一,嵌入式产品已经在IT产业中占有很大的比重,同时大量的嵌入式应用也对嵌入式设备的性能和功能提出了更高的要求。 随着国内嵌入式应用的发展,ARM因其高性能、低功耗、低成本而成为移动通信、便携设备、消费与图像应用等嵌入式产品的首选。Linux是使用最广泛的操作系统,它能运行在包括ARM在内的所有主要处理器架构上。清晰的结构与开放的源码使Linux成为一个非常具有活力,节奏明快的操作系统。近年来对嵌入式Linux的研究正进行得如火如荼,并获得了长足的进步。基于ARM与IJnux的嵌入式技术已经成为当前嵌入式领域研究的一个亮点,应该被广泛重视和应用。 本设计的目的正是建立一个完整的基于ARM9核心处理器和嵌入式IJnux操作系统的嵌入式开发平台,为嵌入式系统开发提供一个完整的软硬件环境。 论文的背景是教研室的嵌入式图像处理应用项目。作者在项目中承担嵌入式系统主板、LCD驱动板、BootLoader软件、LCD及键盘驱动程序设计任务。因此本论文将研究如何构建一个完整的、性能优良的ARM嵌入式系统。论文首先介绍了嵌入式系统的基本概念、嵌入式系统的发展过程,然后进行功能分析和总体设计,分析嵌入式系统设计关键性问题,包括系统框架的设计、开发流程和开发原则以及对于嵌入式处理器和操作系统的选择,这对基于嵌入式平台的嵌入式应用系统设计具有普遍意义。随后我们将重点论述基于ARM的嵌入式硬件平台的设计、Linux操作系统内核的定制和交叉编译、BootLoader、Linux驱动程序的开发过程。最后,总结了本文的主要研究工作,并结合当今信息产业的先进技术对该开发平台做了展望。 论文提出的基于嵌入式平台的应用系统潜力非常巨大,有待进一步的研究和探索。

    标签: ARM 嵌入式系统设计

    上传时间: 2013-06-18

    上传用户:cknck

  • 基于ARM的指纹采集系统研究

    随着信息技术的不断发展,安全、可靠的身份识别技术成为许多系统首先考虑的问题。指纹具有唯一性和稳定性,因此指纹采集技术是指纹识别技术中的最为重要的一个环节,伴随着生物识别技术的不断提高,以及指纹传感器的性能不断提升,指纹识别技术的应用越来越广泛。因此,高质量的采集指纹图像技术已经成为一个重要的研究课题。 本文的内容是基于ARM的指纹采集系统的设计。按照设计思想,系统主要包括两个大的模块:指纹图像采集模块、指纹图像传输模块。在设计工作中,根据系统的实现要求和本专业领域内最新技术的发展状况,确定了以Samsung公司的ARM7处理器S3C44BOX和ALTERA公司的复杂可逻辑编程器件EPM240为核心的系统组成方案。 本文主要做的工作有:首先介绍了指纹识别技术的基本原理和方法,通过对不同类型指纹传感器的比较选择了性价比较高的电容式指纹传感器。设计了以Samsung ARM和MBF200电容式指纹传感器为主要组成部分的电容式指纹采集系统。在ADS1.2编译环境下对ARM进行基于C语言和汇编语言混合编程的初始化程序,指纹采集程序以及数据传输程序;采用了USB技术实现系统与计算机之间的通讯,大大提高了指纹图像数据的传输速度;采用CPLD对系统各个芯片之间的信号进行逻辑控制;采用SST公司的闪烁存储器SST39VF160存放系统启动程序Boot loader。 本文首先描述了整个系统的总体方案,然后主要从硬件电路设计和软件编程两个方面对系统进行了详细的描述,硬件设计包括芯片的选型、核心芯片接口电路设计以及处理器的外围电路设计,软件设计包括系统主程序、指纹采集程序以及指纹数据通讯的流程图。最后列举了一些在调试过程中碰到的一些问题以及解决办法,并为系统进一步优化提出了建议。

    标签: ARM 指纹采集 系统研究

    上传时间: 2013-07-23

    上传用户:zhf1234

  • 基于DSPFPGA的图像处理电路板硬件设计

    波前处理机是自适应光学系统中实时信号处理和运算的核心,随着自适应光学系统得发展,波前传感器的采样频率越来越高,这就要求波前处理机必须有更强的数据处理能力以保证系统的实时性。在整个波前处理机的工作流程中,对CCD传来的实时图像数据进行实时处理是第一步,也是十分重要的一步。如果不能保证图像处理的实时性,那么后续的处理过程都无从谈起。因此,研制高性能的图像处理平台,对波前处理机性能的提高具有十分重要的意义。 论文介绍了本研究课题的背景以及国内外图像处理技术的应用和发展状况,接着介绍了传统的专用和通用图像处理系统的结构、特点和模型,并通过分析DSP芯片以及DSP系统的特点,提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统,发挥了DSP和FPGA两者的优势,能更好地提高图像处理系统实时性能,同时也最大可能地降低成本。 论文根据图像处理系统的设计目的、应用需求确定了器件的选型。介绍了主要的器件,接着从系统架构、逻辑结构、硬件各功能模块组成等方面详细介绍了DSP+FPGA图像处理系统硬件设计,并分析了包括各种参数指标选择、连接方式在内的具体设计方法以及应该注意的问题。 论文在阐述传输线理论的基础上,在制作PCB电路板的过程中,针对高速电路设计中易出现的问题,详细分析了高速PCB设计中的信号完整性问题,包括反射、串扰等,说明了高速PCB的信号完整性、电源完整性和电磁兼容性问题及其解决方法,进行了一定的理论和技术探讨和研究。 论文还介绍了基于FPGA的逻辑设计,包括了图像采集模块的工作原理、设计方案和SDRAM控制器的设计,介绍了SDRAM的基本操作和工作时序,重点阐述系统中可编程器件内部模块化SDRAM控制器的设计及仿真结果。 论文最后描述了硬件系统的测试及调试流程,并给出了部分的调试结果。 该系统主要优点有:实时性、高速性。硬件设计的执行速度,在高速DSP和FPGA中实现信号处理算法程序,保证了系统实时性的实现;性价比高。自行研究设计的电路及硬件系统比较好的解决了高速实时图像处理的需求。

    标签: DSPFPGA 图像处理 电路板 硬件设计

    上传时间: 2013-04-24

    上传用户:firstbyte

  • 图像压缩和AES加密算法的实现

    本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有: (1)深入研究CCSDS图像压缩算法,并根据其编码方案,设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面,将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析; (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法; (3)优化算法复杂度较大的功能模块,如小波变换模块等。使用双端口内存模块增加数据读写速度,利用DSP块处理核心运算单元,从而很大程度上提高了模块的运行速度,并降低了芯片的使用面积; (4)设计并实现系统的模块级流水线,在几乎不增加占用芯片面积的情况下,提高了系统的数据吞吐量; (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段,设计并实现FPGA与PC机的串口通信模块,提高了系统验证的工作效率。

    标签: AES 图像压缩 加密算法

    上传时间: 2013-05-19

    上传用户:1757122702