源码下载..可编译,可运行!下载后就可使用..可以学习交流.可以用做毕业设计!
上传时间： 2013-12-24
上传用户：leehom61
土木工程中结构分析程序设计后处理法（PFL)，用fortran编辑的，万能的解决结构内力的程序源代码
上传时间： 2017-09-26
上传用户：aix008
0297、关于单端反激变换器的变压器设计
标签：
上传时间： 2014-04-09
上传用户：yuanhao
此电路图详细描述了HDMI端口的EMC处理，器件选择，可直接应用于HDMI端口的LAYOUT设计中。
上传时间： 2020-09-27
上传用户：
该文档为FPGA中多标准可编程IO端口的设计简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： fpga
上传时间： 2021-10-19
上传用户：得之我幸78
936-一步一步精通单端反激式开关电源设计
标签： 开关电源
上传时间： 2021-10-20
上传用户：canderile
摘 要 在网络越来越发达的今天，人们对网络的依赖越来越多，越来越离不开网络，由此而产生的聊天工具越来越多，例如，国外的ICQ、国内腾讯公司开发的OICQ。随着网络聊天一类的聊天系统的发展日新月异，因此产生了制作一个类似QQ的网络聊天工具。Java是一种程序设计语言，它具有简单的、完全面向对象以及与平台无关的结构，也具有可移植性、高性能和安全性，并提供了多线程的功能，而Java语言最大的成功之处在于它的平台无关性和具有强大的网络编程功能，基于Java网络编程的强大功能，本人将用Java编写一个网络聊天系统。论文首先论述了系统的开发背景，并对所用到的开发工具与关键技术做了简单的介绍。接着对系统的研究意义，研究现状及设计目标进行分析，通过对系统需求和可行性进行分析，确定了系统的功能模块，并画出相应的功能结构图、模块图和数据流图。其次按系统总体设计的结果，对系统中的数据库进行结构设计。一般来说，聊天工具大多数由客户端程序和服务器程序,外加服务器端用于存放客户数据的数据库组成，本系统采用客户机/服务器架构模式，通过Java提供的Socket类来连接客户机和服务器并使客户机和服务器之间相互通信，由于聊天是多点对多点的，而Java提供的多线程功能，用多线程可完成多点对多点的聊天。数据库管理系统用SQL Server2000，完成并通过JDBC-ODBC桥访问数据库。聊天系统完成后将可进行多人对多人的聊天，对好友进行添加、删除，对新用户的注册，发送消息、接受消息，传输文件等功能。界面设计细分化，方便使用者操作和理解。服务器实现了查询和修改等功能，程序逻辑联系较紧密。 关键词：JAVA，C/S，SQL Server 2000, 多线程, 数据库管理系统
上传时间： 2021-10-25
上传用户：XuVshu
全网质量最高最全的Axure Web元件库,主要面向Web端产品交互原型设计的应用，包含各类Web常用基本元素及丰富实用的动态交互组件，可助力于快速进行Web产品原型的输出。（自用，收集整理，比较全，WEB元件库够用了）
上传时间： 2021-11-06
上传用户：
单端反激变压器设计时选择磁心的方法.pdf
标签： 变压器
上传时间： 2021-11-23
上传用户：XuVshu
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上传时间： 2021-12-18
上传用户：
