汽车仪表是驾驶员与汽车进行交流的重要窗口，也是汽车高新技术的重要部分。传统汽车仪表多使用指针型显示器件为主，如步进电机、十字线圈，辅以液晶显示，显示的信息量相对较少，且结构复杂。一方面随着汽车电子化程度的不断提高，进行技术创新，研制开发新一代汽车仪表产品；另一方面，由于能源和环保问题，汽车也将从内燃机汽车发展到包括纯电动汽车(BEF)、混合电动汽车(HEV)以及燃料电池汽车(FCV)的新能源汽车时代，因此结合新能源汽车信息量多、电子化程度高的特点，开发新一代汽车智能仪表具有重要的现实和长远意义。 本文正是在这样的背景下，以同济大学汽车学院自主研发的ROVER燃料电池轿车为研究对象，进行了汽车智能仪表的一些功能研究与开发。所做的主要工作有： (1)根据要实现的功能确定所需的硬件资源，选择合适的嵌入式硬件系统。 (2)嵌入式操作系统的选择和二次开发。在选择操作系统时要考虑到系统的硬件可移植性、实时性、对内存的需求以及提供哪些开发工具等。 (3)应用软件的开发。主要是仪表界面设计，包括数字图形显示，动画显示，数据库开发等。 (4)基于无线数据传输模块下的GPRS无线通讯实验。包括客户端和服务器端系统配置，动态域名解析等。 该仪表已应用于ROVER燃料电池轿车，实践表明，在嵌入式平台上显示车载信息，同传统仪表相比具有较大的优势。可满足小型化、轻量化的要求；造型美观，可动画显示、可读性、可视性强；可实现一表多用。从软件方面来讲，引入了操作系统的概念，增强了代码的可读性、可维护性、可扩展性以及灵活性；信息显示自由度高，显示界面人性化，可定制；即使更换硬件平台，也只需对操作系统和底层驱动程序进行少量的移植工作，而无需修改与硬件无关的应用代码。
上传时间： 2013-04-24
上传用户：SimonQQ
近年来，随着计算机、微电子、通信及网络技术、信息技术的发展、数字化产品的普及，嵌入式系统渗透到了各个领域，已经成为计算机领域的一个重要组成部分，成为新兴的研究热点，嵌入式软件也在整个软件产业中占据了重要地位。一个好的调试工具对软件产品质量和开发周期的促进作用是不言而喻的，使得嵌入式调试工具成为了人们关注的重点。目前使用集成开发环境配合JTAG调试器进行开发是目前采用最多的一种嵌入式软件开发调试方式。国内在JTAG调试器开发领域中相对落后，普遍采用的是国外的工具产品。因此开发功能强大的嵌入式调试系统具有重要的实际意义。 当前嵌入式系统中尤其流行和值得关注的是ARM系列的嵌入式处理器。为此本课题的目标就是设计并实现一个应用于ARM平台的JTAG调试系统。GDB是一个源码开放的功能强大的调试器，可以调试各种程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的语言，还包括GNU所支持的所有微处理器的汇编语言。此外GDB同目标板交换信息的能力相当强，胜过绝大多数的商业调试内核，因此使用GDB不仅能够保证强大的调试功能，同时可以降低调试系统的开发成本。为此本课题在对边界扫描协议、ARM7TDMI片上仿真器Embedded-ICE和GDB远程调试协议RSP做了深入研究的基础上，实现了GDB调试器对嵌入式JTAG调试的支持。此外设计中还把可重够计算技术引入到硬件JTAG协议转换器的开发设计中，使调试器硬件资源可复用、易于升级，并大大提高了数据的传输速度。从而实现了一个低成本的、高效的、支持源代码级调试的JTAG调试系统。
上传时间： 2013-08-04
上传用户：huangld
光纤陀螺仪是激光陀螺的一种，它采用的是Sagnac干涉原理，以激光作为光源，用光纤构成环形光路并检测出由正反时针沿光纤传输的两束光，随光纤环转动而产生的两路激光束之间的相位差，由此计算出旋转的角速度。本论文所讨论的干涉型闭环光纤陀螺的实现是基于DSP和PGGA两个数字器件所搭建起来的，本章围绕着这两个器件来说明整个闭环光纤陀螺的构成和工作原理。在整个系统中，DSP和PGGA分别担任同的角色，分别完成不同的功能。总的说来，PGGA主要实现整个系统的时序控制和闭环回路，以及为DSP提供原始滤波数据；而DSP主要的工作是从PGGA那里取来第一个加法器输出的数据作为原始数据，再对数据进行滤波处理，最后的处理结果作为转速的信息送给捷联惯导系统。文章主要围绕着如何提高陀螺的灵敏性能和稳定性来展开。分别从软件和硬件两个方面来讨论如何提高陀螺的性能。软件方面主要讨论了前端采样信号处理；陀螺转速信息的滤波输出以及闭环的调节。硬件方面主要讨论了如何提高系统的稳定性、减小干涉信号的噪声以及如何处理好DSP和PGGA之间的通信问题。 实践表明，运用文中所讨论的方法，陀螺的灵敏度和稳定性都有一定的提高，理论和方法切实有效。
上传时间： 2013-04-24
上传用户：中国空军
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-04-24
上传用户：赵安qw
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天区面积多目标光纤光谱天文望远镜)需要对焦而上的4 000个光纤定位单元进行精确定位，一个光纤定位单元需要两个步进电机来驱动，即需要对8 000个电机进行驱动控制。如何对这8 000个电机进行有效的控制，是本文主要的研究内容。 本义引入EDA(Electronic Design Automation)，技术，以FPGA和CAN总线为硬件载体来进行设计。FPGA相比较于DSP，单片机而言，具有10管脚多，资源丰富，使用灵活等优点，可以存片内集成多个电机的摔制，这样对于提高系统的集成度，节约成本无疑有着很大的帮助。 在电机的控制当中，其失步和过冲会直接影响到系统的精度，所以需要对电机脉冲频率加以控制，对于在平稳状态下能正常工作的电机，失步往往发生在启动停止等脉冲频率突然发生改变的时刻。具体实现方法是通过实验找出一条理想的加减速曲线，再将曲线离散化，并把离散化后的加减速分频系数存储在FPGA片内ROM里而，当电机运行到对应的步数时，取出分频系数来获取对应的运行频率。 在LAMOST观测中，光纤定位单元的零位是个很重要的基准，在每次观测之前，电机都要回零，理论上电气零位和机械零位在同一点上，如果电气检测到达零位则认为已经到达机械零位位置。但是实际中由于装配等一些原因，可能会出现零位短路和零位断路的情况。零位断路是指电机处于机械零位，但是电气不能检测到；零位短路是指电机不在机械零位，但是电气已经检测到处于零位。这两种情况会造成越界和机械零位一直被挤压的后果，有可能会损坏光纤定位单元，为了防止这些情况出现，软件程序中加入了计数器，从而从有效地保护了光纤定位单元，同时将这些状况向上反馈，以便维护和检修。 在本文完成之时，能够控制驱动336个光纤定位单元的小系统已经在北京天文台兴隆观测站实际投入运行，并于2007年5月28日获得首条光谱，取得了不错的效果。
上传时间： 2013-04-24
上传用户：afeiafei309
在视频传输系统中，最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式，通过前端图像采集芯片输出标准的4：2：2格式的图像流，在XILINX公司的SPARTAN IIE芯片下压缩，获得了良好效果，压缩比达到10：1。中间的各个环节同MATLAB下同等压缩相比，除了精度上有点差别外，基本一致。同专用芯片相比，比专用芯片灵活得多，FPGA内部全部是可编程，烧写不同的程序便可实现不同的压缩。同DSP相比，压缩时间极大的提高，同周霖的“基于DSP技术的静态图像压缩编码”一文中编码所需的时间进行比较(DCT变换消耗4224个指令，量化Z排序耗960指令，huffman编码至少耗1400指令)，假设令其采用6000系列DSP，指令周期为6ns，运算速度为1336MIPS。压缩一个8*8DCT块，采用高档的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA内部自带的DLL将时钟倍频到54M，则只需要3us．本设计同传统的压缩实现方式相比，在速度和灵活性上有了极大的提高。
上传时间： 2013-04-24
上传用户：TI初学者
指纹识别作为生物特征识别的一种，在身份识别上有着其他手段不可比拟的优越性：人的指纹具有唯一性和稳定性；随着指纹传感器性能的提高和价格的降低．指纹的采集相对容易；指纹识别算法已经比较成熟
上传时间： 2013-07-28
上传用户：chongcongying
扩展频谱通信技术,它的突出优点是保密性好,抗干扰性强.随着通信系统与现代计算机软、硬件技术与微电子技术发展,越来越多的通信系统构建于这种技术之上.在实际扩频通信系统工程中,用得比较普遍的是直扩方式和跳频方式,它们的不同在于直扩是采取隐藏的方式对抗干扰,而跳频采取躲避的方式. 西方国家早在20世纪50年代就开始对跳频通信进行研究,在上个世纪末的几次局部战争中,跳频电台得到了普遍的应用.跳频通信的发展促进了其对抗技术的发展,目前,世界主要几个军事先进的国家,已经研究出高性能的跳频通信对抗设备,国内这方面的发展相对国外差距比较大. 未来战争是科学技术的斗争,研究跳频通信对抗势在必行.基于这种目的,本文研究和设计了跳频检测的FPGA实现,利用基于时频分析的处理方法,完成了跳频信号检测的FPGA实现,通过测试,表明系统达到了设计要求,可以满足实际的需要.主要内容包括: 1.概述了跳频检测接收研究的发展动态,阐述了扩展频谱通信及短时傅立叶变换的原理. 2.分析了基于快速傅立叶变换(FFT)处理跳频信号,检测跳频的可行性,利用FFT检测频谱的原理,合理使用频谱采样策略,做到了增加频谱利用率,提高了检测概率和分析信噪比；利用抽取内插技术完成数据速率的转换,使其满足后续信号的处理要求；利用同相和正交的DDC实现结构,完成对跳频信号的解跳. 3.设计完成了跳频信号检测与接收系统的FPGA实现,其主要包括:数据速率变换的实现,FIR低通滤波器的实现,快速傅立叶变换(FFT)的实现,下变频的实现等.在滤波器的实现中,提出了两种设计方法:基于常系数乘法器和分布式算法滤波器,分析了上述两种方法的优缺点,选择用分布式算法实现设计中的低通滤波器；在快速傅立叶变换实现中,分析了基2和基4的算法结构,并分别实现了基2和基4的算法,满足了不同场合对处理器的要求.在下变频的设计中,使用滤波器的多相结构完成抽取的实现,并使用低通滤波器使信号带宽满足指标的要求.此外,设计中还包括双端口RAM的实现,比较模块的实现、数据缓存模块和串并转换模块的实现. 4.介绍了实现系统的硬件平台.
上传时间： 2013-04-24
上传用户：zttztt2005
本论文来自于863项目基于光互连自组织内存服务体系(简称MemoryBox)。本文主要研究Memory Box系统中基于可重配置计算架构，软硬件携同设计方法，在XILINX VIRTEX 2 Pro FPGA上设计实现嵌入式系统。由于嵌入式系统是Memory Box工作的平台，所以硬件应具有良好的扩展性、灵活性，软件应具有优良的稳定性。在硬件平台选型时，我们选择的是基于高性能Xilinx VIRTEX2 Pro的自制开发板。嵌入式系统软硬件开发平台选用的是Xilinx EDK、ISE。内核移植所用的交叉开发工具链为powerpc-405-linux-gnu。该交叉开发工具链工作在Red Hat Enterprise LINUX．AS 4平台下。 本论文主要包括三部分工作：首先是硬件设计，其核心是EDK和ISE设计的SOPC工程；然后是嵌入式LINUX内核移植与调试；最后完成存储管理软件的设计。完全用硬件实现系统要求的各种存储管理功能极其困难。而通过移植内核，存储管理软件以运行在Linux内核上的应用软件的形式实现了其功能。存储管理软件要解决共享冲突，负载均衡，远程内存与本地内存的地址一致性以及对海量内存阵列的重新编址等问题，设计出较完善的Memory Box的存储管理模型。
上传时间： 2013-06-11
上传用户：tyler
随着系统芯片(SoC)设计复杂度不断增加，使得缩短面市时间的压力越来越大。虽然IP核复用大大减少了SoC的设计时间，但是SoC的验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的规模和复杂的系统性，除了大量硬件模块之外，SoC还需要大量的同件和软件，如操作系统，驱动程序以及应用程序等。面对SoC数目众多的硬件模块，复杂的嵌入式软件，由于软件仿真速度和仿真模犁的局限性，验证往往难以达到令人满意的要求，耗费了大最的时间，将给系统芯片的上市带来严重的影响。为了减少此类情况的发生，在流样片之前，进行基于FPGA的系统原型验证，即在FPGA上快速地实现SoC设计中的硬件模块，让软件模块在真正的硬件环境中高速运行，从而实现SoC设计的软硬件协同验证。这种方法已经成为SoC设计流程前期阶段常用的验证方法。 在简要分析几种业内常用的验证技术的基础上，本文重点阐述了基于FPGA的SoC验证流程与技术。结合Mojox数码相机系统芯片(以下简称为Mojox SoC)的FPGA原型验证平台的设计，介绍了Mojox FPGA原型验证平台的硬件设计过程和Mojox SoC的FPGA原型实现，并采用基于模块的FPGA设计实现方法，加快了原型验证的工作进程。 本文还介绍了Mojox SoC中ARM固件和PC应用软件等原型软件的设计实现以及原型验证平台的软硬协同验证的过程。通过软硬协同验证，本文实现了PC机对整个验证平台的摔制，达到了良好的验证效果，且满足了预期的设计要求。
上传时间： 2013-07-02
上传用户：dsgkjgkjg
