在CCS开发工具下交流采样并实现FFT算法
上传时间： 2013-12-20
上传用户：stewart·
数据同步传输系统既适合于服务器端的目录遍历，又适合客户端对服务端的上传文件和下载文件。
上传时间： 2013-12-20
上传用户：lijianyu172
二次采样以确定像素间的相关性，然后对两个采样结果同时嵌入水印，利用的是倒谱变换
上传时间： 2013-12-19
上传用户：yyq123456789
verilog 实现帧同步,比较简短的一个程序
上传时间： 2015-10-28
上传用户：jennyzai
ofdm仿真源代码 matlab平台 同步 信道估计
上传时间： 2014-01-13
上传用户：wsf950131
开发平台ccs5000 tms320vc5416的多通道缓冲同步串口程序
上传时间： 2015-10-28
上传用户：sy_jiadeyi
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
学习和研究OFDM同步的很好的PPT
上传时间： 2015-10-30
上传用户：siguazgb
同步FIFO的verilog编码 同步FIFO的verilog编码
上传时间： 2013-12-30
上传用户：gonuiln
设采样频率为1Hz，对于淹没在复高斯白噪声中的信噪比为 的两个复LFM信号，采用子带带宽为0.1Hz的升余弦滤波器，共9个子带滤波器构成的滤波器组，时间窗为窗长为256的矩形窗，进行仿真
上传时间： 2015-10-31
上传用户：diets
