虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

各个

  • 基于FPGA的高速矩阵运算算法研究.rar

    矩阵运算是描述许多工程问题中不可缺少的数学关系,矩阵运算具有执行效率好、速度快、集成度高等优点,并且随着动态可配置技术的发展,灵活性也有了很大的提高。因此,寻找矩阵运算的高速实现方法是具有很大的现实意义,能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性,本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准,深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容,根据矩阵运算的特点和原理,讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容,确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法,在Quartus II平台上对其仿真、记录运算结果,并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试,验证了设计结果的正确性,证明了本设计中矩阵运算速率的实用性与高效性,提高了系统资源利用率和系统可靠性,为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。

    标签: FPGA 矩阵运算 算法研究

    上传时间: 2013-07-07

    上传用户:xuanjie

  • 基于FPGA的模糊PID控制算法的研究及实现.rar

    PID算法自从问世以来,一直受到广泛的关注。随着现代控制理论及智能控制技术的发展,PID算法也得到了长足的发展。结合传统的PID控制算法,针对特定的控制领域,出现了一些新的控制算法,模糊PID控制算法就是在此基础上渐渐形成并凸显其控制特色。 同时随着微电子技术的发展,现场可编程逻辑器件FPGA的发展及其EDA技术的日渐成熟,为集成控制芯片开拓了广阔的发展空间。FPGA的发展为基于硬件的算法模块的实现提供了可能性,同时节省了外围的电路,使算法模块的集成度大大提高。 本文针对当前国内外在算法研究方面的热点问题,对模糊PID算法进行了深入的分析和研究。通过对汽轮机调节系统的结构分析,对其进行了数学建模。采用某汽轮机的实际设计运行参数,利用Matlab仿真软件,对该汽轮机的数学模型进行了甩负荷动态特性仿真。仿真结果表明,模糊PID可以更好地解决汽轮发电机组在甩负荷过程中由于机组转子飞升量太大而导致危急保安装置动作,使得汽轮发电机组意外停机的问题,能够保证汽轮发电机组在意外甩负荷时机组正常的机械运转。根据模糊控制理论的特点及EDA技术和FPGA可编程逻辑器件的发展现状,提出了在FPGA上实现模糊PID算法的具体实现方案。在综合分析算法特性的基础上,选择Altera公司生产的CycloneⅡ系列中的EP2C35F672C6作为目标芯片,利用分层模块化设计思想,在Altera公司提供的QuartusⅡ开发环境中,利用原理图设计输入和VHDL设计输入相结合的方式实现了模糊PID控制算法,同时分别对实现的各个功能模块和整个算法模块进行了功能时序仿真。根据仿真结果分析,该设计实现了的模糊PID控制功能。 该控制算法模块的FPGA实现很好的避免了因CPU或者其它问题导致算法程序跑飞、程序死循环、复位不可靠等问题,提高了控制的可靠性。同时加强了模块的通用性,减少了系统硬件开发周期,节省了外围设备的电路,降低了设计开发成本。

    标签: FPGA PID 模糊

    上传时间: 2013-07-21

    上传用户:thinode

  • GPS接收机捕获跟踪算法研究及FPGA设计.rar

    全球定位系统(Global Positioning System—GPS)是新一代卫星导航定位系统,具有全球、全天候、连续、高精度导航与定位功能,能够为广大用户提供精确的三维坐标、速度和时间信息。因此,GPS系统被广泛地应用于生活中的各个领域。GPS系统用户主要是各种型号的接收机,而捕获跟踪技术是接收机的关键技术,同时也是一个技术难点。在GPS接收机中,导航电文是用户定位和导航的数据基础,为了得到导航电文必须要对GPS信号进行捕获跟踪。本文详细研究了GPS信号捕获跟踪技术,并进行了FPGA设计。 @@ 本文首先概述了GPS系统信号结构和GPS接收机工作原理,对GPS信号调制机理进行详细地阐述,重点分析了C/A码生成原理和特性。 @@ 其次叙述了GPS信号捕获的基础理论,重点研究时域滑动相关捕获方法,深入分析其算法和性能。用MATLAB中Simulink软件包搭建了可自由修改参数的GPS中频发生器,并在此平台上,对GPS信号时域滑动相关捕获算法进行仿真与分析。 @@ 接着重点研究了GPS信号跟踪技术,系统分析码跟踪环路和载波跟踪环路结构框图以及算法。在码跟踪环路方面,选用并分析了能分离载波的非相干超前滞后码锁定环的工作机理。在载波跟踪环路中选用对导航电文数据相位翻转不敏感的科斯塔斯环,并用数学模型分析GPS信号的解调过程。之后对整个跟踪环路进行MATLAB仿真,结果表明环路参数设计满足要求,并能成功解调出GPS导航电文。 @@ 最后本文在QuartusII环境下完成对GPS信号捕获跟踪系统的FPGA设计。根据对相关器硬件结构框架,对算法中各个模块的实现进行详细的说明,包括顶层设计到CA码、NCO等重要模块设计,并给出了仿真结果。 @@关键词:GPS接收机;捕获;跟踪;MATLAB仿真:FPGA

    标签: FPGA GPS 接收机

    上传时间: 2013-06-16

    上传用户:jacking

  • 基于FPGA的分布式采集系统时钟同步控制技术研究与实现.rar

    随着电子技术的快速发展,各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面,时钟同步技术都发挥着极其重要的作用,得到了广泛的推广。对于分布式采集系统来说,中心主站需要对来自于不同采集设备的采集数据进行汇总和分析,得到各个采集点对同一事件的采集时间差异,通过对该时间差异的分析,最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准,那么得到的各个采集时间差异就不能反映出实际情况,中心主站也无法准确地对事件进行分析和判断,甚至得出错误的结论。因此,时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术,锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高,抗干扰性强,但是由于需要专用的GPS接收机,若单纯使用GPS 授时技术做时钟同步,就需要在每个采集点安装接收机,成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术,输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大,适合传输的时间码,但是由于其时间精度低,不适合应用于高精度时钟同步的系统。基于上述分析,本文结合这三种常用技术,提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性,又具备IRIG-B时间码易传输和低成本的特性,为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T,通过对GPS芯片串行时间信息解码,获得准确的UTC时间,并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟,本论文采用了数模混合的锁相环技术,将GPS 接收芯片输出的高精度秒信号作为参考基准,生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分,将B 码的准时标志与GPS 秒信号同步,提高了IRIG-B 码的时间精度。在分布式采集系统中,IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一,节约了各点布设GPS 接收机的高昂成本。最后,通过PC104总线对时钟同步控制卡进行了数据读取和测试,通过实验结果的分析,提出了改进方案。实验表明,改进后的时钟同步控制方案具有很高的时钟同步精度,对时钟同步技术有着重大的推进意义!

    标签: FPGA 分布式 采集

    上传时间: 2013-08-05

    上传用户:lz4v4

  • USB20设备控制器IP核的设计与FPGA验证.rar

    随着计算机及其外围设备的发展,传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避,并逐渐成为计算机通信的瓶颈。在这种情况下,通用串行总线(Universal Serial Bus,USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点,目前已经成为计算机外设接口的主流技术,在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2.0协议规范,设计了一款支持高速和全速传输的USB2.0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作,详细研究并分析了USB2.0规范,根据规范提出了一种USB2.0设备控制器整体构架方案,描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发,对设备控制器模块进行优化设计,增加多个灵活的配置选项,根据不同的应用对硬件进行配置,使其在满足要求的情况下去除冗余电路,以减少占用面积和功耗,从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法,并对所设计的USB2.0设备控制器建立了功能完备的ModelSim仿真验证环境,搭建了FPGA硬件验证平台,设计了具有AHB接口的设备控制器和带有8051的设备控制器,并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2.0设备控制器IP核可配置性高,使用者可以自由配置所需端点的个数以及每个端点类型等,可以集成于多种USB系统中,适于各类USB设备的开发。本课题所取得的成果为USB2.0设备类的研究和开发积累了经验,并为后来实验室某项目测试芯片的USB数据采集提供了参考方案,也为未来USB3.0接口IP核的开发和应用奠定了基础。 @@关键词USB2.0控制器;IP核;FPGA;验证

    标签: FPGA USB 20

    上传时间: 2013-06-30

    上传用户:nanfeicui

  • IIR数字滤波器优化设计及FPGA仿真验证.rar

    IIR数字滤波器是冲激响应为无限长的一类数字滤波器,是电子、通信及信号处理领域的重要研究内容,国内外学者对IIR数字滤波器的优化设计进行了大量研究。其中,进化算法优化设计IIR数字滤波器虽然取得了一定的效果,但是其也有自身的一些不足;另外,基于粒子群算法以及人工鱼群算法的IIR数字滤波器优化设计也取得了较好的效果。但这些方法都是将多目标优化问题转化为单目标优化问题,这种方法是将每个目标赋一个权值,然后将这些赋了权值的目标相加,把相加的结果作为目标函数,在此基础上寻找目标函数的最小值,这样做造成的问题是可能将其中的任何一种满足目标函数值最小的情况作为最优解,但实际上得到的不一定是最优解。也就是说,单目标的方法难以区分哪一种情况为最优解,这样的寻优模型从理论上来说是难以得到最优解的。另外,在将多目标转化为单目标时,各个目标的权值难以确定,而且最终只能得到唯一解。针对这些问题,本文在研究传统遗传算法、进化规划算法以及量子遗传算法的IIR数字滤波器优化设计的基础上,将重点研究IIR数字滤波器的粒子进化规划优化、遗传多目标优化以及量子多目标优化。另外,由于在通信系统中IIR数字滤波器有广泛应用,并且大量采用FPGA实现,多目标优化方法得到的滤波器性能也值得验证,因此,对多目标优化方法得到的IIR数字滤波器系数进行FPGA仿真验证有重要的现实意义。 @@ 论文的主要工作及研究成果具体如下: @@ 1.分析IIR数字滤波器的数学模型及其优化设计的参数;针对低通IIR数字滤波器,采用遗传算法及量子遗传算法对其进行优化设计,并给出相应的仿真结果及分析。 @@ 2.针对使用进化规划算法优化设计IIR数字滤波器时容易陷入局部极值的问题,研究粒子进化规划算法,并将其应用于IIR数字滤波器的优化设计,该算法将粒子群优化算法与进化规划算法相结合,继承了粒子群算法局部搜索能力强和进化规划算法遗传父代优良基因能力强的优点。将这种新的粒子进化规划算法应用于IIR低通、高通、带通、带阻数字滤波器的优化设计,显示了较好的效果。 @@ 3.优化设计IIR数字滤波器时,通常将多目标转化为单目标的优化问题,这种方法虽然设计简单,但是在将多目标转化为单目标时,各个目标的权值难以确定,而且最终只能得到唯一解,不能提供更多的有效解给决策者。针对常 用基于单目标优化算法的不足,在分析IIR数字滤波器优化模型和待优化参数的基础上,本文研究遗传算法的IIR数字滤波器多目标优化设计方法,该方法将多个目标值直接映射到适应度函数中,通过比较函数值的占优关系来搜索问题的有效解集,使用这种方法可以求得一组有效解,并且将多目标转化为单目标的优化方法得到的唯一解也能被包括在这一组有效解中。@@ 4.将量子遗传算法应用于IIR数字滤波器多目标优化设计,研究量子遗传算法的IIR数字滤波器多目标优化设计方法,并将优化结果与传统遗传算法的多目标优化方法进行了比较。仿真结果表明,在对同一种滤波器进行优化设计时,使用该方法得到的结果通带波动更小,过渡带更窄,阻带衰减也更大。 @@ 5.针对IIR数字滤波器的硬件实现问题,在对IIR数字滤波器的结构特征进行分析的基础上,分别采用遗传多目标优化方法量子多目标方法优化设计IIR数字滤波器的系数,然后针对两组系数进行了FPGA( Field-Programmable GateArray,现场可编程门阵列)仿真验证,并对两种结果进行了对比分析。 @@关键词:IIR数字滤波器;优化设计

    标签: FPGA IIR 数字滤波器

    上传时间: 2013-06-09

    上传用户:熊少锋

  • 基于FPGA的MIPS_CPU的设计.rar

    本文完成了对MIPS-CPU的指令集确定,流水线与架构设计,代码编写,并且在x86计算机上搭建了称为gccmips_elf的仿真系统,完成了对MIPS-CPU硬件系统的模拟仿真,最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定,完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图;根据MIPS-CPU的指令集的模式,完成了对不同模式下的指令的分析,给出了相应的取指,译码,产生新的程序存储器寻址地址,执行,数据存储器与寄存器文件回写的控制信号,完成取指令模块,译码模块,执行模块,数据回写等模块代码的编写,从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险,分析了在不同流水线阶段可能存在的竞争与冒险,对引起竞争与冒险的原因进行了确定,并通过增加一些电路逻辑来避免竞争与冒险的发生,完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写,从而解决了竞争与冒险的问题,使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建,该仿真器用来对应用程序进行编译,链接与执行,生成相应汇编语言程序以及向量文件(16进制机器码);并且同时产生相关的Modelsim仿真,及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统,模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II软件进行了编译与验证,对设计的MIPS-CPU的资源使用,关键路径上的时序,布线情况进行了分析,最终完成各个指标的检查,并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试,结果表明设计的MIPS-CPU功能正常,满足约束,指标正确。 @@关键词 MIPS;流水线;竞争与冒险;仿真器;FPGA

    标签: MIPS_CPU FPGA

    上传时间: 2013-07-31

    上传用户:gjzeus

  • 基于FPGA的烤烟自动控制系统的研究与设计.rar

    烟叶烘烤是烟叶生产中一个非常重要的环节,为保证烟叶烘烤的质量,需要有效的控制温度和湿度让其按照“三段式”工艺曲线进行变化。本文通过对三段式工艺的分析,构建了以FPGA为控制核心,采用数字式温湿度传感器进行温湿度测量的烤烟自动控制系统。 整个系统的实现是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8进行的。同时对系统的配置电路、驱动电路、显示控制电路、语音提示和温湿度测量电路进行了设计,并给出了各个模块的电路原理图。由于温湿度测量是系统设计实现的重要部分,所以本文重点讨论了温度传感器DS18820和湿度传感器HS1101的性能特点、工作原理、处理次序和设计流程。针对烟叶烘烤过程中烤房温湿度的测量和控制中,存在的强时变、大时滞、非线性的问题,采用了模糊控制算法进行控制,并给出了模糊控制器设计的方法。另外,为方便用户调用烟叶烘烤中经验曲线,提出了使用EEPROM对烘烤经验曲线参数进行处理。而且讨论了如何通过I2C总线与EEPROM进行读写操作进而实现参数的保存和读取。系统的测试结果表明烤烟自动控制系统基本上达到了实际的要求,具有一定的先进性。

    标签: FPGA 自动控制系统

    上传时间: 2013-04-24

    上传用户:也一样请求

  • OFDM系统同步及解调的FPGA实现.rar

    自20世纪80年代以来,正交频分复用技术不但在广播式数字音频和视频领域得到广泛的应用,而且已经成为无线局域网标准(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其频谱利用率高,成本低等原因越来越受到人们的关注。随着人们对通信数据化、宽带化、个人化和移动化需求的增强,OFDM技术在综合无线接入领域将会获得越来越广泛的应用。人们开始集中越来越多的精力开发OFDM技术在移动通信领域的应用,本文也是基于无线通信平台上的OFDM技术的运用。 本文的所有内容都是建立在空地数据无线通信系统下行链路FPGA实现基础上的。本文作者的主要工作集中在链路接收端的FPGA实现和调试上。主要包括帧同步(时间同步)算法的研究与设计、OFDM频率同步算法的研究与设计以及同步模块、OFDM解调模块、QAM解调模块的FPGA实现。最终实现高速数字图像传输系统下行链路在无线环境中连通。 对于无线移动通信系统而言,多普勒频移、收发设备的本地载频偏差均可能破坏OFDM系统子载波之间的正交性,从而导致ICI,影响系统性能。另外,由于OFDM系统大多采用IFFT/FFT实现调制解调,因此在接收方确定FFT的起点对数据的正确解调也至关重要。同步技术即是针对系统中存在的定时偏差、频率偏差进行定时、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。在OFDM实现的关键技术中,同步技术是十分重要的一部分。本文花费了三个章节阐述了同步技术的原理、算法和实现方法。 目前OFDM系统的载波同步方案,可以归纳为三大类:辅助数据类,盲估计类和基于循环前缀的半盲估计类。本文首先分析了各种载波同步方案的优缺点,并举例说明了各个载波同步方式的实现方法。然后具体阐述了本文在FPGA平台上实现的OFDM接收端同步的同步方式,包括其具体算法和FPGA实现结构。本文所采用的帧同步和频率同步方案都是采用辅助数据类的,在阐述其具体算法的同时对算法在不同参数和不同形式下的性能做出了仿真对比分析。 OFDM的解调采用FFT算法,在FPGA上的实现是十分方便的。本文主要阐述其实现结构,重点放在提取有效数据部分有效数据位置的推导过程。最后介绍了本文实现QAM软解调的解调方法。 本文阐述算法采用先提出原理,然后给出具体公式,再根据公式中的系数和变量分析算法性能的方式。在阐述实现方式时首先给出实现框图,然后对框图中比较重要或者复杂的部分进行详细阐述。在介绍完每个模块实现方式之后给出了仿真或者上板结果,最后再给出整体测试结果。

    标签: OFDM FPGA

    上传时间: 2013-06-26

    上传用户:希酱大魔王

  • 基于FPGA的任意波形发生器的研究与设计.rar

    随着科学技术的飞速发展,电子测量技术被广泛应用在电子、机械、医疗、测控及航天等各个领域,而电子测量技术要用到各种形式的高质量信号源,因此任意波形发生器的研制就具有非常重要的现实意义。 本文便是基于DDS(DirectDigitalSynthesis)技术进行任意波形发生器研制的。要求可以产生正弦波、方波、三角波与锯齿波等常规波形,而且能够产生任意波形,从而满足研究的需要。具体工作如下: (一)介绍国内外关于任意波形发生器研究的发展情况,阐述频率合成技术的各种方式与技术对比情况,并选定直接数字频率合成技术进行研制。 (二)介绍系统的硬件设计构成与功能实现,并对系统部件进行逐一细述。选用单片机作为控制模块,使用FPGA实现DDS功能作为技术核心,并对外围电路的设计与接口技术进行分析。 (三)讲述DDS的工作原理、工作特点与技术指标,并基于FPGA芯片EP1C3T144C8进行设计,通过使用相位累加器与波形ROM等模块,实现DDS功能。同时辅以使能模块与行列式键盘,实现各种波形的灵活输出。 (四)给出系统产生的测试数据,并对影响频谱纯度的杂散与噪声产生的原因进行分析。

    标签: FPGA 任意波形发生器

    上传时间: 2013-04-24

    上传用户:diets