虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

台达DVP系列可编程序控制器<b>使用说明书</b>

  • 基于PLC技术的火电厂烟气排放监控系统.rar

    电除尘器集散控制系统和烟气连续排放监测系统是控制和监测火电厂烟气连续排放的重要设备,对它们的深入研究与开发对减少污染和保护环境有着重要的意义.该设计基于可编程逻辑控制器(PLC),采用RSview32人机界面软件开发了功能完善的监控软件,实现了实时显示、打印数据报表、组态历史趋势、棒图和实时趋势图等功能.实际运行表明该系统具有较完善的功能和较高的自动化程序.

    标签: PLC 火电厂 烟气排放

    上传时间: 2013-08-04

    上传用户:heart_2007

  • 基于FPGA的语音增强算法研究与实现.rar

    现实生活中的语音不可避免的要受到周围环境的影响,背景噪声例如机械噪声、街头音乐噪音,其他说话者的话音等均会严重地影响语音信号的质量:此外传输系统本身也会产生各种噪声,因此接收端的信号为带噪语音信号。混叠在语音信号中的噪声按类别可分为环境噪声等的加法性噪声及电器线路干扰等的乘法性噪声;按性质可分为平稳噪声和非平稳噪声。 语音增强的根本目的就是净化语音质量。把不需要的噪音减低到最小程度。但是由于噪音的复杂性,很难归纳出一个统一的特征,因此不可能寻求一种算法完全适应于所有的噪音消除,因此语音增强是一个复杂的工程。 有关抗噪声技术的研究以及实际环境下的语音信号处理系统的开发,在国内外已经成为语音信号处理非常重要的研究课题,已经作了大量的研究工作,取得了丰富的研究成果。本文仅对加性噪声下的语音增强技术做了较为仔细的讨论,我们先给出语音信号处理的基本理论,它是语音增强算法研究和实现的理论基础,在此基础总结了自适应信号处理技术的特点以及在语音增强方面的应用。选取工程领域最常用的自适应LMS滤波算法和RLS滤波算法作为研究对象,提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系,得到滤波器最佳自适应参数的方法,并分析了在平稳和非平稳噪声环境下,L M S滤波器族和R L S滤波器在不同噪音输入下的权系数收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 研究了MATLAB语言程序设计和使用MALTLAB对语音算法进行仿真、并输入了多种实际环境下的噪音进行滤波仿真并对仿真的结果进行比较和分析。总结出了LMS、NLMS、SIGN-ERROR-LMS、RLS自适应滤波器在语音滤波方面的特点 和应用情况。 最后在MATLAB仿真的基础上,利用Altera公司的Cyclone2系列FPGA芯片和多种EDA工具,完成了L M S自适应滤波器的FPGA设计。 关键词:语音增强,背景噪音,自适应滤波器,LMS,RLS,FPGA

    标签: FPGA 语音增强 算法研究

    上传时间: 2013-04-24

    上传用户:lijianyu172

  • 自抗扰控制器在温控系统中的实用化研究及应用.rar

    本文在此背景下,针对非线性PID控制、自抗扰控制以及Smith预估器和前馈控制展开研究。为了提高控制器的稳定性和鲁棒性,设计了ADRC-Smith预估控制器和前馈ADRC控制器,将其应用于大时滞温度控制系统,并在此基础上设计了吹塑机控制系统解决方案,通过大量的理论研究、仿真和实验,实现了良好的控制效果。论文的主要工作有: 1.研究了自抗扰技术和温度控制的现状以及温度控制的特点。 2.研究了ADRC的发展史,深入了解ADRC的原理与优点。ADRC在控制非线性对象时比PID具有更好的控制性能,但是参数调节理论不完善,阻碍了其广泛应用。 3.通过MATLAB仿真,得到ADRC参数之间的内在规律,通过将ADRC的参数统一到一个时间因子上,达到简化调节参数个数的目的,从而降低调试难度,同时,在无时滞温控实验平台上进行实验,验证了参数调节规律的可行性。 4.自抗扰控制器在大时滞温控上的应用,以前文献一般将时滞环节等效成一阶惯性环节,这样就要求增加ADRC的阶次,增加了调节参数个数,在参数调节理论不完善的情况下无疑是增加了调试难度。本文将ADRC分别与Smith预估器和前馈控制器相结合,设计了ADRC-Smith预估控制器和前馈ADRC控制器来解决具有大时滞控制问题。这两类新控制器的优点是不增加ADRC的阶次,是解决不确定大时滞被控对象的新途径,也是ADRC控制器实际应用上的一次创新。 5.在可编程计算机控制器(PCC)搭建的大时滞温控实验平台上进行实验,将前馈ADRC控制器和贝加莱专用温度控制器PIDXH的控制效果进行比较,实验结果表明前馈ADRC控制器在稳定性、鲁棒性等方面都优于PIDXH控制器。 6.研究了吹塑机控制系统解决方案,并在吹塑机上实验前馈ADRc控制器,得到了良好的控制效果,进一步验证了算法的可行性。

    标签: 自抗扰 控制器 温控系统

    上传时间: 2013-04-24

    上传用户:1234xhb

  • 基于PIC16F877A的温室自动控制系统的研究.rar

    温室是设施农业的重要组成部分,国内外温室种植业的实践经验表明,提高温室的自动控制和管理水平可充分发挥温室农业的高效性。随着传感技术,计算机技术及通讯技术的迅猛发展,现代化温室信息自动采集及智能控制系统的开发已越来越引起人们的重视,并成为一个具有重要意义的研究方向。因此设计了基于PIC单片机的温室自动控制系统,使其对温室环境进行控制,为植物创造适宜的生长条件,从而使农作物获得高产,提高农业生产的经济效益。 文中论述了国内外温室环境控制技术的发展及现状,分析了温室的内部机理,给出了所采用的温室小气候温湿度模型;通过对温室环境历史数据的分析,得出了温室温度控制系统的近似数学模型。 系统采用模糊控制算法实现对温湿度的控制。详细研究了模糊控制的机理,建立了针对几种执行机构的模糊控制规则表;在模糊推理中采用了T-S模型的推理方法,此方法确定的控制规则工程意义明确,易于调整。并以温度控制系统为对象,使用MATLAB对模糊算法进行仿真;仿真结果表明,这种算法具有超调量小、稳定性强、适应性好等特点,能够达到预期的控制效果,是一种较为理想的智能控制方案。 温室自动控制系统的硬件部分由上位机和下位机及其外围电路组成。上位机采用PC机,通过与下位机间的通信实现对温室的统一管理;下位机及其外围电路实现温室环境参数的检测、显示和实时控制,微处理器采用的是PIC16F877A单片机。这种以单片机为核心的控制器还可以在不依赖上位机的情况下独立实现参数的测控。 在软件设计方面,将模糊控制算法引入其中,给出了主程序、模糊算法程序、通信程序等程序流程图。使用MSComm控件实现上下位机间通信;并采用VB6.0对上位机界面进行了设计,使程序简单、清晰、为用户提供了直观友好的管理平台。整个系统软硬件搭配合理,设计、开发、维护方便,具有较高的性价比。

    标签: F877 877A PIC 16F

    上传时间: 2013-07-21

    上传用户:xz85592677

  • 基于FPGA的SDRAM控制器设计及应用.rar

    在国家重大科学工程HIRFL-CSR的CSR控制系统中,需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序,为了降低成本,所以采用目前很为流行的EDA技术,选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA,使用硬件描述语言VHDL,遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统,指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标,其次较为详细介绍了动态存储器DRAM的基本时序,最后对同步动态随机存储器SDRAM进行详尽论述,包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计,重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用,即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看,本控制器无论从结构上,还是软硬件上设计均满足了工程实际要求。

    标签: SDRAM FPGA 制器设计

    上传时间: 2013-07-19

    上传用户:dct灬fdc

  • Fairchild产品资料

    英飞凌科技股份公司近日推出适用于汽车动力总成和底盘应用的全新AUDO MAX系列32位微控制器。AUDO MAX系列可为发动机管理系统满足欧5和欧6排放标准提供支持,使电动汽车的动力总成功能实现电气化。AUDO MAX系列的主要特性包括:高达300MHz的最大时钟频率、SENT和FlexRay™等高速接口以及利用PRO-SIL™特性为先进安全设计提供全面支持。此外,这种全新的微控制器适用于在高达170°C*的温度条件下使用。AUDO MAX系列以TriCore™处理器架构为基础,采用90纳米工艺制造。

    标签: Fairchild

    上传时间: 2013-05-24

    上传用户:CHINA526

  • 基于ARM的数据采集卡研制

    根据机械电子工程类专业测控实验教学平台数据采集的需要,在综合考虑成本和性能基础上,提出以为主处理芯片的数据采集卡设计方案。 该方案的主要特点是,使用基于ARM7TDMI内核的,工作主频最高可达44MHz;内置高性能的ADC和DAC模块,采样速度最高可达1MSPS,采样精度为12位;模拟信号输入通道最多可达16路,模拟信号输出通道最高可达4路;具有丰富的外设资源可以使用,GPIO口数目最高可达40个。 在设计中采用了模块化思想,将系统分为四个功能模块:主模块的功能是控制ADC进行信号采集和DAC进行模拟信号输出;模拟信号模块的作用是对传感器输入信号和DAC输出波形进行简单的调理;数字信号模块引出32路数字I/O口,可用于需要采集数字量的场合;JTAG模块可进行程序的调试和下载,对于数据采集卡的二次开发有很大的作用。 在本数据采集卡上,尝试进行了μC/OSⅡ操作系统的移植,成功实现了四个任务的管理。在实际应用中,工作数小时仍可保持正常的运行。 为检验数据采集卡的串口通讯能力,利用LabVIEW程序读取下位机串口发送的已采集到的数据,进行波形图绘制。 为检验本数据采集卡的ADC和DAC精度,设计实验利用DAC输出波形,并利用ADC将采集到的波形通过LabVIEW显示,测量结果显示两者电压值误差均在可允许的3LSB(Least Significant Bit)范围内,表明本数据采集卡已基本实现预期设计指标。

    标签: ARM 数据采集卡

    上传时间: 2013-04-24

    上传用户:bruce

  • modbusRTU

    西门子PLC200与台达变频器通信程序示例

    标签: modbusRTU

    上传时间: 2013-04-24

    上传用户:jingfeng0192

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost

  • 基于FPGA的SDRAM控制器设计及应用

    在国家重大科学工程HIRFL-CSR的CSR控制系统中,需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序,为了降低成本,所以采用目前很为流行的EDA技术,选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA,使用硬件描述语言VHDL,遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统,指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标,其次较为详细介绍了动态存储器DRAM的基本时序,最后对同步动态随机存储器SDRAM进行详尽论述,包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计,重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用,即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看,本控制器无论从结构上,还是软硬件上设计均满足了工程实际要求。

    标签: SDRAM FPGA 制器设计

    上传时间: 2013-07-11

    上传用户:hasan2015