虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可配置性

  • 基于MapX的甚低频通信信号场强预测系统研究

    利用甚低频电波传播的可预测性,对其信号场强进行预测,实现通信效果的精确预报,可提高对潜通信效能.论述了应用MapX技术和波导模式理论开发甚低频通信信号场强预测系统的基本思路、功能设计和实现方法.实际应用表明,该系统预测结果与实测数据相吻合,具有很高的工程应用价值.

    标签: MapX 低频通信 信号 场强

    上传时间: 2013-10-31

    上传用户:dapangxie

  • 基于ARM嵌入式热熔焊接机智能控制器的设计

    PE管道热熔对接焊的工艺参数随管道尺度和环境条件的不同而不同,同时还受人为因素的影响,对焊接机自动化程度要求很高。介绍了基于ARM嵌入式热熔焊接机智能控制器的硬件和软件的设计方案。此方案符合焊接各个阶段工艺参数指标,并具有操作纠错及错误信息管理功能,最大程度地消除了人为因素的影响,提高焊接质量,并具备焊接数据的可追溯性,便于管理人员对焊接工程的管理。

    标签: ARM 嵌入式 热熔 智能控制器

    上传时间: 2014-12-31

    上传用户:515414293

  • 基于Virtex5的PCI接口电路

    PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI SIG联合成立的Arapahoe Work Group共同草拟并推举成取代PCI总线标准的下一代标准。PCI Express利用串行的连接特点能轻松将数据传输速度提到一个很高的频率,达到远远超出PCI总线的传输速率。一个PCI Express连接可以被配置成x1,x2,x4,x8,x12,x16和x32的数据带宽。x1的通道能实现单向312.5 MB/s(2.5 Gb/s)的传输速率。Xilinx公司的Virtex5系列FPGA芯片内嵌PCI-ExpressEndpoint Block硬核,为实现单片可配置PCI-Express总线解决方案提供了可能。  本文在研究PCI-Express接口协议和PCI-Express Endpoint Block硬核的基础上,使用Virtex5LXT50 FPGA芯片设计PCI Express接口硬件电路,实现PCI-Express数据传输

    标签: Virtex5 PCI 接口电路

    上传时间: 2013-12-27

    上传用户:wtrl

  • 最新处理器排名

    中央处理器(Central Processing Unit)的缩写,即CPU,CPU是电脑中的核心配件,只有火柴盒那么大,几十张纸那么厚,但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令,对指令译码并执行指令的核心部件。 中央处理器(Central Processing Unit,CPU),是电子计算机的主要设备之一。其功能主要是解释计算机指令以及处理计算机软件中的数据。所谓的计算机的可编程性主要是指对CPU的编程。     CPU CPU是计算机中的核心配件,只有火柴盒那么大,几十张纸那么厚,但它却是一台计算机的运算核心和控制核心。计算机中所有操作都由CPU负责读取指令,对指令译码并执行指令的核心部件。   CPU、内部存储器和输入/输出设备是电子计算机的三大核心部件。

    标签: 处理器

    上传时间: 2013-10-24

    上传用户:kang1923

  • PCB_工艺规范及PCB设计安规原则

    规范产品的 PCB 工艺设计,规定PCB 工艺设计的相关参数,使得PCB 的设计满足可生产性、可测试性、安规、EMC、EMI 等的技术规范要求,在产品设计过程中构建产品的工艺、技术、质量、成本优势。

    标签: PCB 工艺规范 安规

    上传时间: 2013-11-19

    上传用户:R50974

  • 表面贴片技术指南_值得学习研究

    关于电子产品器件组装、PCBA生产、DFM(可制造性设计)、测试策略、维修的资料,很详细,值得学习研究

    标签: 表面贴片

    上传时间: 2013-11-08

    上传用户:kernaling

  • PCB可制造性设计技术要求

    我司是专业PCB样板制造的生产企业www.syjpcb.com/w 现在我司工程部提供的PCB设计规则要求

    标签: PCB 可制造性 设计技术

    上传时间: 2013-11-13

    上传用户:robter

  • CAM350 8.7.1使用说明

    CAM350 为PCB 设计和PCB 生产提供了相应的工具(CAM350 for PCB Designers 和CAM350 for CAM Engineers),很容易地把PCB设计和PCB生产融合起来。CAM350 v8.7的目标是在PCB设计和PCB制造之间架起一座桥梁随着如今电子产品的朝着小体积、高速度、低价格的趋势发展,导致了设计越来越复杂,这就要求精确地把设计数据转换到PCB生产加工中去。CAM350为您提供了从PCB设计到生产制程的完整流程,从PCB设计数据到成功的PCB生产的转化将变得高效和简化。基于PCB制造过程,CAM350为PCB设计和PCB生产提供了相应的工具(CAM350 for PCB Designers和CAM350 for CAM Engineers),很容易地把PCB设计和PCB生产融合起来。平滑流畅地转换完整的工程设计意图到PCB生产中提高PCB设计的可生产性,成就成功的电子产品为PCB设计和制造双方提供有价值的桥梁作用CAM350是一款独特、功能强大、健全的电子工业应用软件。DOWNSTREAM开发了最初的基于PCB设计平台的CAM350,到基于整个生产过程的CAM350并且持续下去。CAM350功能强大,应用广泛,一直以来它的信誉和性能都是无与伦比的。 CAM350PCB设计的可制造性分析和优化工具今天的PCB 设计和制造人员始终处于一种强大的压力之下,他们需要面对业界不断缩短将产品推向市场的时间、品质和成本开销的问题。在48 小时,甚至在24 小时内完成工作更是很平常的事,而产品的复杂程度却在日益增加,产品的生命周期也越来越短,因此,设计人员和制造人员之间协同有效工作的压力也随之越来越大!随着电子设备的越来越小、越来越复杂,使得致力于电子产品开发每一个人员都需要解决批量生产的问题。如果到了完成制造之后发现设计失败了,则你将错过推向市场的大好时间。所有的责任并不在于制造加工人员,而是这个项目的全体人员。多年的实践已经证明了,你需要清楚地了解到有关制造加工方面的需求是什么,有什么方面的限制,在PCB设计阶段或之后的处理过程是什么。为了在制造加工阶段能够协同工作,你需要在设计和制造之间建立一个有机的联系桥梁。你应该始终保持清醒的头脑,记住从一开始,你的设计就应该是容易制造并能够取得成功的。CAM350 在设计领域是一个物有所值的制造分析工具。CAM350 能够满足你在制造加工方面的需求,如果你是一个设计人员,你能够建立你的设计,将任务完成后提交给产品开发过程中的下一步工序。现在采用CAM350,你能够处理面向制造方面的一些问题,进行一些简单地处理,但是对于PCB设计来说是非常有效的,这就被成为"可制造性(Manufacturable)"。可制造性设计(Designing for Fabrication)使用DFF Audit,你能够确保你的设计中不会包含任何制造规则方面的冲突(Manufacturing Rule Violations)。DFF Audit 将执行超过80 种裸板分析检查,包括制造、丝印、电源和地、信号层、钻孔、阻焊等等。建立一种全新的具有艺术特征的Latium 结构,运行DFF Audit 仅仅需要几分钟的时间,并具有很高的精度。在提交PCB去加工制造之间,就能够定位、标识并立刻修改所有的冲突,而不是在PCB板制造加工之后。DFF Audit 将自动地检查酸角(acid traps)、阻焊条(soldermask slivers)、铜条(copper slivers)、残缺热焊盘(starved thermals)、焊锡搭桥(soldermask coverage)等等。它将能够确保阻焊数据的产生是根据一定安全间距,确保没有潜在的焊锡搭桥的条件、解决酸角(Acid Traps)的问题,避免在任何制造车间的CAM部门产生加工瓶颈。

    标签: CAM 350 使用说明

    上传时间: 2013-11-07

    上传用户:chongchongsunnan

  • 印制板可制造性设计

    内容大纲 • DFX规范简介 • 印制板DFM • 印制板DFA • 印制板制造过程中常见的设计缺陷

    标签: 印制板 可制造性

    上传时间: 2013-11-03

    上传用户:旭521

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2013-11-20

    上传用户:563686540