针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点，本文对传统的Max-Log-Map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图，便于DSP实现；将原始帧均分为多个子块，设计子块间的并行运算以减小系统延迟；子块内采取进一步地优化措施，以减小数据存储量并提高译码速率。在DSP C6416平台上的仿真结果表明了算法的可实现性与可靠性。
标签： Max-Log-Map DSP 译码算法
上传时间： 2013-11-08
上传用户：a296386173
介绍了包装机的工作原理及以DSP为处理器的自动包装机控制系统，采用统一建模语言UML建立系统用例图，并根据对用例图的分析建立系统状态模型。通过编程测试，验证了本系统不仅满足了用户需求而且具有较高的可靠性和可维护性。
上传时间： 2013-11-04
上传用户：wmwai1314
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
在卫星的地面测试中，地面模拟系统发送遥控遥测信号并接收卫星的返回信号，将其下变频到中频进行解调，从而获取卫星工作状态和运行环境，模拟其在轨运行工作情况。针对目前采用有源相控阵天线技术的卫星地面测试，本文设计实现了一种DBF体制的地面模拟系统接收机，该接收机采用超外差式二次变频设计，具有高增益、低噪声系数、低群时延波动、良好的通道间幅相一致性和稳定性，同时集成度高，体积小，可制造性强，能够充分的满足采用有源相控阵技术的卫星地面测试要求。
上传时间： 2013-11-11
上传用户：我累个乖乖
基于以太网的组播速率较低，无法满足实时系统，且无拥塞控制机制，易出现丢包、乱序等现象；同时，基于以太网组播的应用程序不能直接移植到反射内存网。针对上述问题，提出了一种基于反射内存网的组播实现方案，将组播技术与反射内存网技术相结合，实现了参与组播的各节点间的高速通信。该方案的实现，不仅提高了节点间的通信的可靠性，还提高了基于以太网组播的应用程序的可移植性。
上传时间： 2013-10-10
上传用户：skfreeman
利用Matlab的Simulink工具箱建立了QAM 系统的仿真模型，详细地叙述了仿真参数的设置，分析了仿真结果，仿真结果与理论结果一致。该仿真模型简单，而且达到了预期的效果。仿真结果表明：通过Matlab 仿真数字通信系统具有较强的可实现性，为实际应用和科学合理地设计QAM通信系统，提供了高效的仿真平台。
标签： Matlab_Simulink QAM 通信系统 仿真
上传时间： 2013-11-24
上传用户：aeiouetla
该方案具有硬件接口电路简单、固件程序可移植性强等优点。文中对USB接口电路的原理进行了说明,并给出了硬件连接的原理图,同时还对固件程序的开发进行了介绍,对实验结果进行分析,验证了方案的可行性。
上传时间： 2013-10-13
上传用户：zhangfx728
该方法中数据的传输与处理工作分开进行,适用于各种通信协议,软件实现具有较强的可移植性,提高了对外设的响应速度。经过使用证明,此方法工作稳定可靠,具有较强的实用价值。
上传时间： 2013-12-27
上传用户：大融融rr
介绍了一种先进的参数可调的数控、数显智能数字式PID温度调节器的特点、性能、结构原理。应用该调节器对梭式窑进行控制，取得了很好的效果。该调节器的性能价格比高，有很大的发展前景。关键词：调节器；数字式 PID 调节器；设计；应用 现代控制领域中温度控制是最重要的课题之一。当今时代，对温度调节器尤其是高性能的温度调节器，各行各业的需求与日俱增，然而国内生产的温控仪大多精度低，参数固定，对上位工控机依赖严重，可扩充性差。针对这种情况，研制开发了一种数字式234温度调节器，并在实际应用中得到了良好的结果。
上传时间： 2013-11-15
上传用户：caoyuanyuan1818
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并能正确产生系统所需的复位信号。
上传时间： 2014-12-29
上传用户：guojin_0704
