设计要求: (1). 在 1-- 8楼之间一次可输入多个任意楼层号连续控制电梯按指定楼层号顺序上升与下降.以上过程完成后可重新输入任意楼层号连续控制电梯按指定楼层号顺序上升与下降.只有按ESC键才退出程序返回DOS状态。例如 : 1-3-5-7-6-4-2-1 (可观察教十楼电梯的实际运行情况). (2). 在 1 -- 7 楼之间按任意顺序不连续控制电梯上升与下降. 按一次计算机键盘的上箭头电梯上升一楼,按一次计算机键盘的下箭头电梯下降一楼. (上箭头的ASCII码19H , 下箭头的ASCII码1AH . ) (3). 在电梯上升与下降过程中,要显示出 1--7 楼之间所要到达的楼层数,同时还要用箭头显示电梯是上升状态还是下降状态. (4). 电梯运行到指定楼层后,打开电梯门，然后关门继续运行. (5). 电梯运行时, 在任意时刻遇到紧急情况时应能实时中断电梯运行.也可以在任意时刻恢复电梯运行.(按A/a 键模拟中断发生,电梯停止运行.按B/b 键恢复电梯运行) (6). 在计算机屏幕上将电梯的平面模型改成三维立体模型. (7). 在电梯旁画一个小方块.这个小方块随电梯上升而上升,下降而下降.以增加电梯运行时的动感.
上传时间： 2017-02-07
上传用户：天诚24
1、本课题任务如下：设计一个具有特定功能的电子钟。该电子钟上电或按键复位后能自动显示系统提示符"P."，进入时钟准备状态；第一次按电子钟启动/调整键，电子钟从0时0分0秒开始运行，进入时钟运行状态；再次按电子钟启动/调整键，则电子钟进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按启动/调整键再次进入时钟运行状态。2、本课题要求如下：（1）在AT89S51的PO口和P2口外接由六个LED数码管（LED5~LEDO）构成的显示器，用PO口作LED的段码输出口（PO.0~P0.7对应于LED的a-dp），P2.5-P2.0作LED的位控输出线（P2.5~P2.0对应于LED5~LEDO），P1口外接四个按键A、B，C.D（对应于P1.0~P1.3）.（2）、利用六个LED显示当前时间。（3）、四个按键的功能：A键用于电子钟启动/调整；B键用于调时，范围0-23，0为24点，每按一次时加1；C键用于调分，范围0-59，0为60分，每按一次分加1：D键用于调秒，范围0-59，0为60秒，每按一次秒加1.（4）、单片机采用AT89S51，fasc-12MHz（5）、电子钟供电电源电路的设计。
上传时间： 2022-06-19
上传用户：aben
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
本程序是一个用汇编编的精致的图形时钟，运行时双击clock图标即可，钟表显示的时间为本机系统的时间。 按b键可扩大画面 ；按s键可缩小画面；按c键可改变颜色；按e键可听音乐；按q键退出本程序.
上传时间： 2014-01-16
上传用户：qlpqlq
汇编编图形时钟 钟表显示的时间为本机系统的时间。 操作时，按b键可扩大画面，按s键可缩小画面，按c键可改变颜色，按e键可听音乐，按q键退出本程序。
上传时间： 2013-12-23
上传用户：wpt
报时小闹钟 本程序是一个用汇编编的精致的图形时钟，运行时双击clock图标即可， 钟表显示的时间为本机系统的时间。 按b键可扩大画面 ；按s键可缩小画面；按c键可改变颜色；按e键可听音乐； 按q键退出本程序.
上传时间： 2013-12-31
上传用户：dengzb84
报时小闹钟 本程序是一个用汇编编的精致的图形时钟，运行时双击clock图标即可， 钟表显示的时间为本机系统的时间。 按b键可扩大画面 ；按s键可缩小画面；按c键可改变颜色；按e键可听音乐； 按q键退出本程序.
上传时间： 2015-05-04
上传用户：515414293
报时小闹钟 本程序是一个用汇编编的精致的图形时钟，运行时双击clock图标即可， 钟表显示的时间为本机系统的时间。 按b键可扩大画面 ；按s键可缩小画面；按c键可改变颜色；按e键可听音乐； 按q键退出本程序.
上传时间： 2014-01-13
上传用户：franktu
摘 要： 本文件是C8051单片机DA测试实验程序；使用外部22.1184MHz晶振. 功能：定义 A ~ F 为功能键。 按"A" 键，输出250HZ的方波，按"B" 键，输出250HZ的正弦波形，按"C" 键，输出250HZ的三角波， 按"D" 键，输出250HZ的锯齿波。用示波器在J6（DAC0）观测结果，使用串口观测按键信息。
上传时间： 2014-01-17
上传用户：zxc23456789
摘 要： 本文件是C8051单片机I2C总线读写测试程序；将跳线器JP6短接，使用外部22.1184MHz晶振. 功能：定义 0 ~ 9 键为数字键， A ~ F 为功能键。按 A 键后，可按0 ~ 9 数字键， 从零地址开始存储该键值，并送LED数码管上显示该键值。按 C 键停止后，按 B 键， 从零地址开始读取数据值，并送LED数码管上显示。读取速度每秒一次。在按 C 键停止后，可按 A 键重新输入。
上传时间： 2015-09-02
上传用户：sevenbestfei
