C8051F040/1/2/3/4/5/6/7混合信号ISP FLASH 微控制器数 据 手 册 C8051F04x 系列器件是完全集成的混合信号片上系统型MCU，具有64 个数字I/O 引脚（C8051F040/2/4/6）或32 个数字I/O 引脚（C8051F041/3/5/7），片内集成了一个CAN2.0B 控制器。下面列出了一些主要特性；有关某一产品的具体特性参见表1.1。 高速、流水线结构的8051 兼容的CIP-51 内核（可达25MIPS） 控制器局域网（CAN2.0B）控制器，具有32 个消息对象，每个消息对象有其自己的标识 全速、非侵入式的在系统调试接口（片内） 真正12 位（C8051F040/1）或10 位（C8051F042/3/4/5/6/7）、100 ksps 的ADC，带PGA 和8 通道模拟多路开关 允许高电压差分放大器输入到12/10 位ADC（60V 峰-峰值），增益可编程 真正8 位500 ksps 的ADC，带PGA 和8 通道模拟多路开关（C8051F040/1/2/3） 两个12 位DAC，具有可编程数据更新方式（C8051F040/1/2/3） 64KB（C8051F040/1/2/3/4/5）或32KB（C8051F046/7）可在系统编程的FLASH 存储器 4352（4K+256）字节的片内RAM 可寻址64KB 地址空间的外部数据存储器接口 硬件实现的SPI、SMBus/ I2C 和两个UART 串行接口 5 个通用的16 位定时器 具有6 个捕捉/比较模块的可编程计数器/定时器阵列 片内看门狗定时器、VDD 监视器和温度传感器具有片内VDD 监视器、看门狗定时器和时钟振荡器的C8051F04x 系列器件是真正能独立工作的片上系统。所有模拟和数字外设均可由用户固件使能/禁止和配置。FLASH 存储器还具有在系统重新编程能力，可用于非易失性数据存储，并允许现场更新8051 固件。片内JTAG 调试电路允许使用安装在最终应用系统上的产品MCU 进行非侵入式（不占用片内资源）、全速、在系统调试。该调试系统支持观察和修改存储器和寄存器，支持断点、观察点、单步及运行和停机命令。在使用JTAG 调试时，所有的模拟和数字外设都可全功能运行。每个MCU 都可在工业温度范围（-45℃到+85℃）工作，工作电压为2.7 ~ 3.6V。端口I/O、/RST和JTAG 引脚都容许5V 的输入信号电压。C8051F040/2/4/6 为100 脚TQFP 封装（见图1.1 和图1.3的框图）。C8051F041/3/5/7 为64 脚TQFP 封装（见图1.2 和图1.4 的框图）。
上传时间： 2013-10-24
上传用户：hwl453472107
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
软件无线电的思想已推广到无线电通信领域, 该技术依托于宽频段、特性均匀的天线, 高速的ADö DA 芯片,可编程大规模逻辑门阵列, 通用高速的DSP 数字信号处理芯片等硬件技术。介绍了AM 调制和解调的数字化实现方法, 给出了基于TM S320C32 DSP 芯片实现AM 调制解调算法的主要源程序。经测试, 该软件设计在软件无线电硬件平台上运行良好, 整个系统的各项性能指标均达到设计的要求。
上传时间： 2013-10-09
上传用户：xanxuan
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
GAL(generic array logic)是美国晶格半导体公 司(gem 0udu or)最新推出的可电擦写、可重复编 程、可加密的一种可编程逻辑器件(PLD)。这是第二 代PAL， 亦是目前最理想的可多次编程的逻辑电路。 它不象PAL是一次性编程，品种乡 也不像EPSOM 需要用紫外线照射擦除。GAL 电路能反复编程 采用 的是电擦除技术 可随时进行修改，其内部有一个特殊 结构控制字，使它芯片类型少，功能全。目前普遍果用 的芯片只有两种：GAL16VS(20 g『脚)和GAL20V8 (24号『脚) 这两种GAL能仿真所有的PAL，并能按 设计者自己的需要构成各种功能的逻辑电瑞在研制 开发新的电路系统时 极为方便。
标签： GAL
上传时间： 2013-10-20
上传用户：9牛10
本文介绍一种基于PCI Express 总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成，重点阐述系统硬件设计的关键技术和本地总线的控制逻辑，详细探讨了基于DriverWorks 的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证，可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处理系统。关键词：PCI Express 总线 PCIE PEX8311 DMA 板卡驱动 随着空间科学和空间电子学技术的飞速发展，空间科学实验的种类和数量以及科学实验所产生的数据量不断增加。为了使地面接收处理系统能够实时处理和显示科学图像数据，必须要设计出新的地面数据接收处理系统，实现大量高速数据的正确接收采集、处理以及存储。为了满足地面系统的要求，并为以后的计算机系统升级提供更广阔的空间，本系统拟采用第三代I/O 互连技术PCI Express（简称PCI-E）作为本数据采集卡的进机总线形式。本文通过对PCI-E 总线专用接口芯片PLX 公司的PEX8311 性能分析，特别是对突发读、写和DMA读操作的时序研究，设计出本地总线的可编程控制逻辑，并详细讨论了整个PCI-E 高速数据采集卡的硬件设计方案，以及WDM 驱动程序和上层应用程序的设计方法。
上传时间： 2013-10-28
上传用户：tianyi996
上下文无关文法（Context-Free Grammar, CFG）是一个4元组G=(V, T, S, P)，其中，V和T是不相交的有限集，S∈V，P是一组有限的产生式规则集，形如A→α，其中A∈V，且α∈(V∪T)*。V的元素称为非终结符，T的元素称为终结符，S是一个特殊的非终结符，称为文法开始符。 设G=(V, T, S, P)是一个CFG，则G产生的语言是所有可由G产生的字符串组成的集合，即L(G)={x∈T* | Sx}。一个语言L是上下文无关语言（Context-Free Language, CFL），当且仅当存在一个CFG G，使得L=L(G)。 *⇒ 例如，设文法G：S→AB A→aA|a B→bB|b 则L(G)={a^nb^m | n,m>=1} 其中非终结符都是大写字母，开始符都是S，终结符都是小写字母。
标签： Context-Free Grammar CFG
上传时间： 2013-12-10
上传用户：gaojiao1999
斑马打印机编程语言,有详细的指令介绍，可用于编程。
上传时间： 2014-12-04
上传用户：comua
本人编写的incremental 随机神经元网络算法，该算法最大的特点是可以保证approximation特性，而且速度快效果不错，可以作为学术上的比较和分析。目前只适合benchmark的regression问题。 具体效果可参考 G.-B. Huang, L. Chen and C.-K. Siew, “Universal Approximation Using Incremental Constructive Feedforward Networks with Random Hidden Nodes”, IEEE Transactions on Neural Networks, vol. 17, no. 4, pp. 879-892, 2006.
标签： incremental 编写 神经元网络 算法
上传时间： 2016-09-18
上传用户：litianchu
檔案資料：全球IP地址地理位置數據資料庫包包 更新日期：2005年05月12日12:51 資料容量：10.4 MB 附 註： A) IP資料經人手花上五小時整理，保證100％準確，所有論壇程式皆可相容。 B) 已修正「未知地理位置」的“未”和“末”字輸入筆誤。 C) 因IP數據從中國內地取得，故此TAIWAN地區被寫成“台灣省”，可自行改回“中華民國”或“台灣”。 D) 範例： 202.101.071.201|202.101.071.201|貴州省貴陽市 藍月網吧|| 202.101.071.202|202.101.071.203|貴州省貴陽市 花溪區貴州民族學院鵬飛網吧|| 202.101.071.204|202.101.071.204|貴州省貴陽市 二戈寨天知網吧||
上传时间： 2013-12-25
上传用户：ddddddos
