这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度....
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度....
用VHDL写的4*4乘法器,学习VHDL语言的可以...
精通verilog HDL语言编程源码之2--常用乘法器设计...
精通verilog HDL语言编程源码之3--伽罗华域乘法器设计...
此程序为32-bit乘法器,另附有VHDL测试程序...