随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数
上传时间： 2013-12-13
上传用户：古谷仁美
利用混沌的对初值和参数敏感、伪随机以及遍历等特性设计的加密方案,相对传统加密方案而言,表现出许多优越性能,尤其在快速置乱和扩散数据方面.目前,大多数混沌密码倾向于软件实现,这些实现方案中数据串行处理且吞吐量有限,因而不适合硬件实现.该论文分别介绍了适合FPGA(现场可编程门阵列)并行实现的序列密码和分组密码方案.序列密码方案,对传统LFSR(线性反馈移位寄存器)进行改进,采用非线性的混沌方程代替LFSR中的线性反馈方程,进而构造出基于混沌伪随机数发生器的加密算法.分组密码方案,从图像置乱的快速性考虑,将两维混沌映射扩展到三维空间;同时,引入另一种混沌映射对图像数据进行扩散操作,以有效地抵抗统计和差分攻击.对于这两种方案,文中给出了VHDL(硬件描述语言)编程、FPGA片内功能模块设计、加密效果以及硬件性能分析等.其中,序列密码硬件实现方案,在不考虑通信延时的情况下,可以达到每秒61.622兆字节的加密速度.实验结果表明,这两种加密算法的FPGA实现方案是可行的,并且能够得到较高的安全性和较快的加密速度.
上传时间： 2013-04-24
上传用户：yx007699
· 摘要： 本文研究了由线性反馈移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并对LFSR电路结构作了改进,利用基于现代DSP技术的DSP Builder软件,设计了一种周期、相位可调的m序列发生器.经调试与仿真,结果表明该方法硬件结构简单、开发周期短,为系统设计或测试带来很大的便利.
上传时间： 2013-07-18
上传用户：fuzhoulinzexu
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱线频率变低，产生的非线性分量落入相邻信 道之外，因此干扰减小。 在有些数字通信设备中，从码元“0”和“1”的交变点提取定时信息，若 传输的数字信号中经常出现长的“1”或“0”游程，将影响位同步的建立和保 持。而扰码器输出的周期序列有足够多的“0”、“1”交变点，能够保证同步 定时信号的提取。
上传时间： 2014-01-23
上传用户：star_in_rain
伪随机码越来越受到人们的重视, 被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移 动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。m 序列是伪随机码中, 带线性反馈 移位寄存器的周期最长的一种基本序列。本文首先分析m 序列的基本原理、结构、性质, 然后实现了13 位m 序列的硬件电路设计和MATLAB、FPGA 及SystemView 软件仿真等, 最后分析测试结果并提出设 计想法。
标签： 序列
上传时间： 2016-06-16
上传用户：niuchicao
ARM 指令集寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 比较指令 分支指令 条件执行 软件中断指令
上传时间： 2014-01-12
上传用户：wfeel
SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。
上传时间： 2015-07-25
上传用户：TRIFCT
寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 比较指令 分支指令 条件执行 软件中断指令 APCS (ARM 过程调用标准) 编写安全的 32-bit 代码的基本规则 IEEE 浮点指令 汇编器伪指令 指令快速查找 ARM 指令格式
上传时间： 2013-12-16
上传用户：牛布牛
arm 指令集寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 比较指令 分支指令 条件执行 软件中断指令
上传时间： 2014-01-16
上传用户：
