STM32的TIM1_CC1触发双ADC作同步规则转换
TIM1_CC1触发双ADC作同步规则转换，DMA存储转换结果。 请使用\MDK-ARM(uV4)下的Keil工程文件，已调试通过。...
双CAN测试技术资料
📦 资源总数：19378
📄 技术文档：2
💻 源代码：423803
🔌 电路图：3
📚 双CAN测试全部资料 (19378个)
双电源切换电路
可以实现外部或电池双供电的参考设计，用于安全控制行业...
Cadence Allegro 16.6破解Crack+高速下载+教程 Win7下可用
最新Cadence Allegro 16.6破解版，Windows 7下32位和64位，经实际测试，顺利运行，请仔细阅读安装说明。 后面附有高速百度网盘下载链接，压缩包中包括破解文件及安装说明，...
Cadence Allegro 16.5 破解版高速下载+教程
2013.6.25重新上传。文件rar压缩，容量2.19GB。 Cadence Allegro 16.5 crack 修正 破解 方法 支持 windows 7 具体的步骤： . 1、...
高速FPGA系统的信号完整性测试和分析,能帮助学习FPGA
高速FPGA系统的信号完整性测试和分析,能帮助学习FPGA...
基于FPGA的PCI接口设计的源代码以及其仿真测试文件
基于FPGA的PCI接口设计的源代码以及其仿真测试文件...
异步FIFO是用来适配不同异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，...
基于FPGA的智能控制器设计及测试方法研究
基于FPGA的智能控制器设计及测试方法研究...
测试型号为EP2C5Q208C8的FPGA的RAM是否正常
测试型号为EP2C5Q208C8的FPGA的RAM是否正常，按提示操作，并显示每步的测试结果...
几个关于CPLD和CAN总线的资料
几个关于CPLD和CAN总线的资料，和大家共享...