单片机RS232/RS485串行发送实验（双机通讯）。 实验步骤： （1），准备两台598K实验机，确定1号机为发送，2号机为接收； （2），当作RS232接口实验时，1号机和2号机的P3.0和P3.1交叉相连，且两机共地； （3），当作RS485接口实验时，1号机和2号机的A、B作对应连接，同时1,2号机的R/TEN接P1.0, P3.0接R0, P3.1接DI。 （4），先运行2号机，键入[27]-->[EV]使2号机处于接收状态P。，后运行1号机[26]-->[EV]使1号机处于发送状态,P。会闪烁，在1号机键盘上按动数字键，在2号机的数码管上应显示对应的数字键值。
上传时间： 2015-11-27
上传用户：thinode
Floyd-Warshall算法描述 1)适用范围： a)APSP(All Pairs Shortest Paths) b)稠密图效果最佳 c)边权可正可负 2)算法描述： a)初始化：dis[u,v]=w[u,v] b)For k:=1 to n For i:=1 to n For j:=1 to n If dis[i,j]>dis[i,k]+dis[k,j] Then Dis[I,j]:=dis[I,k]+dis[k,j] c)算法结束：dis即为所有点对的最短路径矩阵 3)算法小结：此算法简单有效，由于三重循环结构紧凑，对于稠密图，效率要高于执行|V|次Dijkstra算法。时间复杂度O(n^3)。 考虑下列变形：如(I,j)∈E则dis[I,j]初始为1,else初始为0，这样的Floyd算法最后的最短路径矩阵即成为一个判断I,j是否有通路的矩阵。更简单的，我们可以把dis设成boolean类型，则每次可以用“dis[I,j]:=dis[I,j]or(dis[I,k]and dis[k,j])”来代替算法描述中的蓝色部分，可以更直观地得到I,j的连通情况。
标签： Floyd-Warshall Shortest Pairs Paths
上传时间： 2013-12-01
上传用户：dyctj
1、本网吧多媒体系统采用B/S结构，使用安全方便，操作简单； 2、网站式浏览页面，清晰，人性化，观赏性强； 3、网页形式播放影片.让客户更有新鲜感； 4、提供强大的搜索系统,让客户更快更准确找到想要的影片； 5、采用 Access 数据库，提供智能化后台管理，双模式切换选择； 6、电影自动添加，减少网吧管理工作量； 7、本地内网架设WEB.高效,快速连接； 8、数据库自动备份功能，免去手动备份数据，更安全更省心； 9、增加上网者找查及求片功能，方便网管及时并准确发布新影片； 10、增加图片广告位及点播流媒体片头广告，增加网吧附带收入
标签： 多媒体系统
上传时间： 2014-01-16
上传用户：evil
IntraWeb电影程序 B/S类型的演示 Delphi+Internet 开发的电影服务器 系统登录电影网站的用户名和密码都是admin 观看电影的最低要求: 请确保你的系统已经安装媒体播放器9.0和RealOne播放器并且得升级浏览器为IE6.0以上,且系统比较支持COOKIE. 程序占用了90端口.在运行时请确保此端口没被其它程序占用.
标签： IntraWeb Internet Delphi admin
上传时间： 2013-12-18
上传用户：lijinchuan
以两片由TI 公司生产的数字信号处理器TMS320C6203B 为核心,用可编程逻辑阵列CPLD 进行逻辑控 制,采用现场可编程门阵列FPGA 作图像的预处理和进行双数字信号处理器(DSP) 之间的通讯,实现了实时相关的图像 处理。此系统实时性好,可直接利用数字图像的灰度特征,在低信噪比的情况下目标跟踪点漂移小,目标跟踪能够较好 地适应不同灰度分布的背景。
上传时间： 2016-05-11
上传用户：kytqcool
对n个关键字取整数的记录进行整序，以使所有关键字为非负整数的记录排在关键字为负数的记录之前，要求使用最少的附加空间，且算法的时间复杂度为O（n）。
上传时间： 2016-07-05
上传用户：caixiaoxu26
合并排序算法是用分治策略实现对n个元素进行排序的算法。其基本思想是：将待排序的元素分成大小大致相同的2个子集合，分别对2个子集合进行排序，最终将排好序的子集合合并成为所要求的排好序的集合。算法复杂度为：O(nlogn)
上传时间： 2014-11-29
上传用户：wl9454
快速排序算法是基于分治策略的另一个排序算法。其基本思想是，对于输入的字数组a[p:r]，按以下3个步骤进行排序： （1）分解：以a[p]为基准元素将a[p:r]划分成3段a[p:q-1],a[q]和a[q+1:r]，使得a[p:q-1]中任何元素小于等于a[q]，a[q+1:r]，中的任何元素大于等于a[q]。下标q在划分过程中确定 （2）递归求解：通过递归调用快速排序算法，分别对a[p:q-1]和a[q+1:r]进行排序 （3）合并：在a[p:q-1]和a[q+1:r]已经排好序的情况下，不需要执行任何运算，a[p:r]就已排好序 平均算法复杂度O(nlogn)
上传时间： 2016-07-09
上传用户：wuyuying
基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se 分别表示售出相应的货物,同时输出的信号yuan, jiao代表找零,相应每个脉冲代表找零相应的硬币，上述输入和输出信号均是一个固定宽度的脉冲信号。
上传时间： 2016-07-12
上传用户：lanwei
1553B总线是MIL－STD－1553总线的简称，其中B就是BUS，MIL-STD-1553总线是飞机内部时分制命令/响应式多路复用数据总线。1553B数据总线标准是20世纪70年代由美国公布的一种串行多路数据总线标准。1553B总线能挂31个远置终端，1553B总线采用指令/响应型通信协议，它有三种终端类型：总线控制器（BC）、远程终端（RT）和总线监视器（BM）；信息格式有BC到RT、RT到BC、RT到RT、广播方式和系统控制方式；传输媒介为屏蔽双绞线，1553B总线耦合方式有直接耦合和变压器耦合；1553B总线为多冗余度总线型拓扑结构，具有双向传输特性，其传输速度为1Mbps传输方式为半双工方式，采用曼彻斯特码进行编码传输。
上传时间： 2014-01-18
上传用户：13681659100
