虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

参数化建模

  • 风力发电并网逆变器的DSP控制系统研究.rar

    风能作为一种清洁可再生能源,发展迅速,已经成为世界新能源最主要的发展方向之一。本文以863计划项目"MW级风力发电机组电控系统研制"为研究背景,介绍了1.2MW永磁同步电机变速恒频风力发电系统,研究了变流系统中逆变器的控制方法。 本文首先对风力发电进行了概述,介绍了我国和世界风电发展状况以及技术发展趋势。当今风力发电技术,大功率直驱化和双馈是两个发展方向,本课题1.2MW风力发电系统就是采用了永磁同步电机加交直交变流系统的结构模式,中间省去了齿轮箱,减少了维护,具有较好的发展前景。 论文第二章首先对风轮机叶片的空气动力特性进行了分析,介绍了不同风速下风力发电机的控制策略。就直驱技术与变速箱/感应电机技术--目前风力发电领域变速恒频技术的两大发展方向作了较为详细的介绍分析。 在变流系统中,逆变并网是重要的环节,起到了将电能传输到电网的作用。文章中重点分析了三相并网逆变器的主电路结构、原理和工作方法,并进行了理论推导和公式说明。 本文对1.2MW永磁同步电机变速恒频风力发电系统的主电路参数的选择作了理论推导和计算,包括主电路直流侧电容,网侧电感,三重化升压电感,网侧滤波电容等,还确定了斩波和逆变部分所采用的开关管和六相整流所采用的二极管,并在额定正常工作情况下,分别计算斩波和逆变部分开关管的损耗和开关管的结温。 本课题采用瞬时电流法对并网逆变器进行控制。在实验中上确定了电压外环和电流内环的PI参数,顺利完成了闭环控制实验。 文中采用DSP2407高速集成控制芯片是控制的核心,并根据控制流程图对其控制进行了软硬件设计,实现了控制板上的信号采集、运算、故障检测、电路驱动等功能。并进行了小功率试验,得到了较好的电压电流波形,并对波形进行了详细分析,验证了本文采用方法的正确性。

    标签: DSP 风力发电 并网逆变器

    上传时间: 2013-07-06

    上传用户:wangdean1101

  • 基于DSP的永磁同步电动机矢量控制系统的研究与软件开发.rar

    随着永磁同步电机在许多领域得到广泛应用,对永磁同步电机的研究成为一种必然的发展趋势,具有实际的意义和价值。本文采用TI公司专用于电机控制的TMS320F240型数字信号处理器作为核心,开发了全数字化的永磁同步电机矢量控制调速系统的软件,并在改进的清华电机控制试验平台上进行了带机试验,结果验证了系统设计方案的可行性。 本文首先深入的研究了永磁同步电机的矢量控制理论,建立了永磁同步电机数学模型,并在此基础上讨论了永磁同步电机的矢量控制调速方案;然后,以清华电机控制试验平台为基础介绍了控制系统硬件结构,其中主要论述了控制电路各部分及外围辅助电路的设计和调试。在硬件的基础上,软件采用汇编语言编程,实现了转速和电流双闭环矢量控制,并给出了系统主程序和PWM下溢中断处理程序流程图,永磁同步电机矢量控制的主要控制策略如转子相位的初始化、电流采样、速度位置采样、矢量坐标变换、sinθ、cosθ值生成、PI调节、空间电压矢量(SVPWM)模块等都是在PWM下溢中断服务子程序中完成的。为达到数值的统一,对软件中所采用的参数进行了定标。最后在基于硬件平台的基础上,对软件进行带机调试,试验表明电机能快速响应并跟踪给定转速,从而证明整个系统设计的正确性。 另外,本文还在MATLAB/SIMULINK的基础上,建立采用模糊神经网络控制器的永磁同步电机的仿真模型,仿真结果表明:该控制系统具有较好的位置响应和抗干扰能力强。 在论文的最后,对全文的工作做了总结。

    标签: DSP 永磁同步电动机 矢量控制系统

    上传时间: 2013-07-27

    上传用户:er1219

  • DSP控制三相逆变器并联冗余技术.rar

    近年来随着用电设备对供电电源的性能和可靠性要求越来越高,不间断供电系统(UPS)得到了广泛应用。UPS模块化并联可实现大容量供电和冗余供电,是提高UPS容量和可靠性的一条重要途径,因而被公认为当今逆变技术发展的重要方向之一。 本文主要致力于无输出隔离变压器的逆变器并联系统环流特性及其并联控制实现的研究。首先探讨了基于电压电流双闭环控制的逆变器控制设计方法,在确定双闭环控制逆变器闭环传递函数并了解其等效输出阻抗特性的基础上,建立了基于等效输出阻抗的并联系统模型分析其环流特性,并提出了一种新的基于有功功率和无功功率的逆变器并联控制方案,包括:基准电压相位和幅值的调整,PI控制参数设计,有功和无功功率计算,逆变输出电压同步锁相等。此外本文还特别讨论了双闭环控制逆变器输出电压直流分量产生原因,提出了逆变器输出电压直流分量检测与高精度数字调节方法,研究了双闭环控制逆变器并联系统直流环流产生原因及其检测与抑制方法。最后通过实验和实验波形验证本文所介绍的逆变器并联控制方案的可行性。

    标签: DSP 控制 三相逆变器

    上传时间: 2013-04-24

    上传用户:ljthhhhhh123

  • plc仿真软件S7200汉化版.rar

    西门子模拟器 仿真软件 中文汉化版 s7-200

    标签: S7200 plc 仿真软件

    上传时间: 2013-04-24

    上传用户:yph853211

  • SVPWM算法优化及其FPGACPLD实现.rar

    电压空间矢量脉冲宽度调制技术是一种性能优越、易于数字化实现的脉冲宽度调制方案。在常规SVPWM算法中,判定等效电压空间矢量所处扇区位置时需要进行坐标旋转和反正切三角函数的运算,计算特定电压空间矢量作用时间时需要进行正弦、余弦三角函数的运算以及过饱和情况下的归一化处理过程,同时,在整个SVPWM算法中还包含了无理数的运算,这些复杂计算不可避免地会产生大量计算误差,对高精度实时控制产生不可忽视的影响,而且这些复杂运算的计算量大,对系统的处理速度要求高,程序设计复杂,系统运行时间长,占用系统资源多。因此,从工程实际应用的角度出发,需要对常规SVPWM算法进行优化设计。 本文提出的优化SVPWM算法,只需进行普通的四则运算,计算非常简单,克服了上述常规SVPWM算法中的缺点,同时,采用交叉分配零电压空间矢量,并将零电压空间矢量的切换点置于各扇区中点的方法,达到降低三相桥式逆变电路中开关器件开关损耗的目的。SVPWM算法要求高速的数据处理能力,传统的MCU、DSP都难以满足其要求,而具有高速数据处理能力的FPGA/CPLD则可以很好的实现SVPWM的控制功能,在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性。本文利用MATLAB/Simulink软件对优化的SVPWM系统原型进行建模和仿真,当仿真效果达到SVPWM系统控制要求后,在XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入,建立相同功能的SVPWM系统模型,然后利用ISESimulator(VHDL/Verilog)仿真器进行功能仿真和性能分析,验证了本文提出的SVPWM优化设计方案的可行性和有效性。

    标签: FPGACPLD SVPWM 算法优化

    上传时间: 2013-07-30

    上传用户:15953929477

  • IGBT驱动电路模块化设计.rar

     近年来,igbt功率器件在电机控制、开关电源和变流设备等领域的应用已经非常广泛。igbt的驱动包括专门的驱动电路,以及过流保护电路等。本文设计参考了三菱、西门康等公司生产的igbt驱动模块,加入了接口选择模块、功能选择模块、电源模块、功率补充模块等,实现了整个驱动电路的模块化设计。单个模块可以驱动一个桥臂的上下两个igbt。可以通过方波控制或者spwm控制[1]等控制方式,驱动单相或者三相逆变器。

    标签: IGBT 驱动电路 模块化设计

    上传时间: 2013-04-24

    上传用户:远远ssad

  • 基于FPGA的ADC并行测试方法研究.rar

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词:ADC测试;并行;参数评估;FPGA;FFT

    标签: FPGA ADC 并行测试

    上传时间: 2013-07-11

    上传用户:tdyoung

  • 基于FPGA的电压波动与闪变测量的数字化实现研究.rar

    随着我国工业和国民经济的快速发展,电网负荷急剧增加,特别是冲击性、非线性负荷所占比重不断加大,使得供电电压发生波动和闪变,严重影响着电网的电能质量。根据国际电工委员会(IEC)电磁兼容(EMC)标准IEC61000-3-7以及国标GB12326-2000,电压波动和闪变己成为衡量电能质量的重要指标。 电压波动和闪变作为衡量电能质量的重要指标,能更直接、迅速地反映出电网的供电质量。然而,目前国内还没有很好的电压波动与闪变测量的数字信号处理方法。为此,论文在深入研究电压波动和闪变测量技术的基础上,提出一种基于Simulink/DSP Builder的数字信号处理的FPGA设计方法,利用DSP Builder工具将Simulink的模型文件(.mdl)转化成通用的硬件描述语言VHDL文件,避免了VHDL语言手动编写系统的烦琐过程,从而能够将更多精力集中于系统算法的优化上。该方法充分利用Matlab/Simulink系统建模的优势,同时也能够发挥FPGA并行执行速度快、测量精度高的优点。 论文首先介绍了电压波动和闪变的基木概念、特征量,阐述了电压波动与闪变的测量原理,分析比较了现有测量方法和装置的特点和优劣。然后依据电压波动与闪变测量的IEC标准以及国家标准,在对电压波动与闪变测量模拟仿真的基础上研究其数字化实现方法,即采用数字滤波的方式在Simulink/DSP Builder工具下设计电压波动与闪变测量系统的数字模型。同时在ModelSim SE6.1d软件下进行了系统功能仿真,并且在Altera公司的FPGA设计软件QuartusⅡ6.0下进行了系统时序仿真。 仿真结果表明,基于Simulink/DSP Builder窗口化的数字信号处理的FPGA设计方案,设计简单、快捷高效,能够满足电压波动和闪变测量最初的系统设计要求,为进一步从事电压波动和闪变测量研究提供了一种全新的设计理念,具有一定的理论与现实意义。

    标签: FPGA 电压波动 测量

    上传时间: 2013-07-10

    上传用户:笨小孩

  • 基于FPGA的数字图像处理的研究.rar

    图像是人类智能活动重要的信息来源之一,是人类相互交流和认识世界的主要媒体。随着信息高速公路、数字地球概念的提出,人们对图像处理技术的需求与日剧增,同时VLSI技术的发展给图像处理技术的应用提供了广阔的平台。图像处理技术是图像识别和分析的基础,所以图像处理技术对整个图像工程来说就非常重要,对图像处理技术的实现的研究也就具有重要的理论意义与实用价值,包括对传统算法的改进和硬件实现的研究。仿生算法的兴起为图像处理问题的解决提供了一条十分有效的新途径;FPGA技术的发展为图像处理的硬件实现提供了有效的平台。 @@ 本文在详细介绍邻域图像处理算法及其数据结构、遗传算法和蚁群算法基本原理的基础上,将其应用于图像增强和图像分割的图像处理问题之中,并将其用FPGA技术实现。论文中采用遗传算法自适应的确定非线性变换函数的参数对图像进行增强,在采用FPGA来实现的过程中先对系统进行模块划分,主要分为初始化模块、选择模块、适应度模块、控制模块等,然后利用VHDL语言描述各个功能模块,为了提高设计效率,利用IP核进行存储器设计,利用DSP Builder进行数学运算处理。时序控制是整个系统设计的核心,为尽量避免毛刺现象,各模块的时序控制都是采用单进程的Moore状态机实现的。在图像分割环节中,图像分割问题转换为求图像的最大熵问题,采用蚁群算法对改进的最大熵确定的适应度函数进行优化,并对基于FPGA和蚁群算法实现图像分割的各个模块设计进行了详细介绍。 @@ 对实验结果进行分析表明遗传算法和蚁群算法在数字图像处理中的使用明显改善了处理的效果,在利用FPGA实现遗传算法和蚁群算法的整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用,大大提高算法的运行速度。 @@关键词:图像处理;遗传算法;蚁群算法;FPGA

    标签: FPGA 数字图像处理

    上传时间: 2013-06-03

    上传用户:小火车啦啦啦

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720