VC++6.0行号显示工具带使用说明LineNumberAddin
标签： LineNumberAddin 6.0 VC 使用说明
上传时间： 2013-10-21
上传用户：songyue1991
VC++6.0行号显示工具带使用说明LineNumberAddin
标签： LineNumberAddin 6.0 VC 使用说明
上传时间： 2013-11-07
上传用户：ysystc699
中望CAD2010体验版正式发布。作为中望公司的最新年度力作，在继承以往版本优势的基础上，中望CAD2010融入了以“安全漏洞抓取、内存池优化、位图和矢量图混合处理”等多项可以极大提高软件稳定性和效率的中望正在申请全球专利的独创技术，新增了众多实用的新功能，在整体性能上实现了巨大的飞跃，主要体现在以下几方面： 大图纸处理能力的提升 文字所见即所得、消隐打印等新功能 二次开发接口更加成熟 一、大图纸处理能力的提升 中望CAD2010版采用了更先进的内存管理以及压缩技术，采用了一些新的优化算法，使得中望CAD常用命令执行效率和资源占用情况得到进一步的提高，特别是在低内存配置下大图纸的处理能力，大大减少了图纸内存资源占用量，提升了大图纸处理速度。主要体现在： 大图纸内存占用量显著下降，平均下降约30%，地形图类图纸则平均下降50%； 实体缩放和平移，zoom\pan\redraw更加顺畅； 保存速度更快、数据更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所见即所得 文字编辑器有多处改进，文字编辑时显示的样式为最后在图面上的样式，达到了所见即所得的效果。文字编辑器新加入段落设置，可进行制表位、缩进、段落对齐方式、段落间距和段落行距等项目的调整。另外，在文字编辑器内可直接改变文字倾斜、高度、宽度等特征。 2、消隐打印 中望CAD2010版本支持二维和三维对象的消隐打印，在打印对象时消除隐藏线，不考虑其在屏幕上的显示方式。此次消隐打印功能主要体现在以下两个方面： （一）、平台相关命令和功能的调整 视口的“属性”：增加“着色打印”选项（“线框”和“消隐”两种着色打印项） 选择视口后，右键菜单支持“着色打印”项（ “线框”和“隐藏”两种模式） 命令mview增加了“着色打印”功能项，可以方便用户设置视口的“着色打印属性”（线框和消隐两种模式） 打印”对话框调整：在布局空间，激活“打印”对话框，以前的“消隐打印”选项显示为“隐藏图纸空间对象”。 页面设置管理器启动的“打印设置”对话框调整：图纸空间中，通过页面设置管理器激活的“打印设置”对话框，以前的“消隐打印”选项显示为“隐藏图纸空间对象” （二）、消隐打印使用方法的调整 模型空间： 可通过“打印”或“页面设置管理器”打开的“打印设置”对话框中的“消隐打印”选项来控制模型空间的对象是否消隐打印，同时包含消隐打印预览，若勾选“消隐打印”按钮，模型空间的对象将被消隐打印出来。 布局空间： 若要在布局空间消隐打印对象，分为两种情况： 1) 布局空间视口外的对象是否消隐，直接取决于“打印设置”对话框中“隐藏图纸空间对象”按钮是否被勾选； ２）布局空间视口中的对象是否消隐，取决于视口本身的属性，即“着色打印”特性选项，必须确保该选项为“消隐”才可消隐打印或预览 3、图层状态管理器 可以创建多个命名图层状态，以保存图层的状态列表，用户可以通过选择图层状态来表现图纸的不同显示效果。这种图层状态可以输出供其它图纸使用，也可以输入其它保存的图层状态设置。 4、文字定点缩放 能够依据文字位置的特征点，如中心，左下等，作为基准点，对多行文字或单行文字进行缩放，同时不改变基准点位置。 5、Splinedit新功能 全面支持样条曲线的编辑，主要体现在SPLINEDIT命令行提示中，如下： 拟合数据(F)/闭合样条(C)/移动(M) 顶点(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 拟合数据： 增加(A)/闭合(C)/删除数据(D)/移动(M)/清理(P)/切线(T)/<退出(X)>: 增加、删除数据：通过增加、删除样条曲线的拟合点来控制样条曲线的拟合程度。 移动：通过移动指定的拟合点控制样条曲线的拟合数据 闭合/打开：控制样条曲线是否闭合。 清理：清除样条曲线的拟合数据，从而使命令提示信息变为不包含拟合数据的情形。 切线：修改样条曲线的起点和端点切向。 闭合样条：将打开的样条曲线闭合。若选择的样条曲线为闭合的，该选项为“打开”，将闭合的样条曲线打开。 移动：可用来移动样条曲线的控制点到新的位置。 精度：可通过添加控制点、提高阶数或权值的方式更为精密的控制样条曲线的定义。 反向：调整样条曲线的方向为反向。 6、捕捉和栅格功能增强 7、支持文件搜索路径 关于激活注册：打开CAD界面，找到左上面的“帮助”，激活产品-复制申请码-再打开你解压到CAD包找到keygen.exe（也就是注册机，有的在是“Key”文件里，如果没有可以到网上下载），输入申请码--点击确定，就中间那个键--得到数据 应该是五组-复制再回到上面激活码页面，粘贴激活码确定就ok ！复制(粘贴)的时候用 ctrl +c（v），用鼠标右键没用！ 如果打开安装CAD就得注册才能运行的，那方法也跟上边的差不多！ 其实你在网上一般是找不到激活码的，因为各个申请码不一样，所以别人的激活码到你那基本上没用，只能用相应的方法得到激活码，这方法也就要你自己去试了，我原来也不会装CAD，但现在一般3分钟就装好了，只要知道怎么说了就快了，一般软件都是一样的装法，不会装可以到网上找资料！有时求人不如求已，自己算比在网上等着别人给你算快多了
上传时间： 2013-10-21
上传用户：tedo811
为实现某专用接口装置的接口功能检测，文中详细地介绍了一种34位串行码的编码方式，并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器，设计简洁、可靠。试验表明：该设计系统运行正常、稳定。
上传时间： 2013-10-09
上传用户：小宝爱考拉
本文介绍了AT24C01系列二线制串行EEPROM的使用方法及串行EEPROM与单片机的软件接口，简要说明其在电机控制中保存控制参数的应用
上传时间： 2013-11-21
上传用户：lps11188
采用Xlinx公司的Virtex5系列FPGA设计了一个用于多种高速串行协议的数据交换模块,并解决了该模块实现中的关键问题.该交换模块实现4X模式RapidIO协议与4X模式PCI Express协议之间的数据交换,以及自定义光纤协议与4X模式PCI Express协议之间的数据交换,实现了单字读写以及DMA操作,并提供高速稳定的传输带宽.
上传时间： 2013-10-19
上传用户：angle
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
摘 要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; RocketIO; GTP 在数字系统互连设计中,高速串行I/O技术取代传统的并行I/O技术成为当前发展的趋势。与传统并行I/O技术相比,串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力,克服了并行I/O设计存在的缺陷。在实际设计应用中,采用现场可编程门阵列( FPGA)实现高速串行接口是一种性价比较高的技术途径。
上传时间： 2013-10-22
上传用户：semi1981
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2013-10-18
上传用户：宋桃子
