FPGA实现卷积码的功能 是一个卷积码的编译码过程实现
上传时间： 2014-01-18
上传用户：jjj0202
matlab 实现卷积码的编译码程序 以及仿真和调试程序 可以使用了94了
上传时间： 2014-01-17
上传用户：ma1301115706
verilog实现卷积码的译码，viterbi算法
上传时间： 2017-08-23
上传用户：569342831
卷积码的译码算法 详细的教材 希望大家觉得有用 谢谢
上传时间： 2014-01-16
上传用户：cjl42111
卷积码的编码与维特比译码的相关仿真，比较它们的性能
上传时间： 2014-06-05
上传用户：SimonQQ
matlab实现（2,1,3）卷积码的编码和译码
上传时间： 2016-05-27
上传用户：时空凝滞
无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASIC器件FPGA,设计实现了物理层基带处理的关键模块,为今后形成具有自主知识产权的IP核奠定了基础.该文研究内容得到了天津市信息化办公室"宽带无线局域网关键技术研究"项目经费的支持.该文在对IEEE 802.11a协议深入研究的基础上,提出了物理层的实现方案和功能模块划分.重点研究了实现基带处理的关键模块:FIR滤波器、卷积码编码器以及(2,1,7)Viterbi译码器的实现算法和硬件结构.在Viterbi译码器的设计中,
上传时间： 2013-06-19
上传用户：xinzhch
卷积码是一种有记忆的编码，在任意给定的时间单元处，编码器的n个输出不仅与此时间单元的k个输入有关，而且也与前m个输入有关。卷积码通常表示为：（n,k,m） 本次仿真采用（2，1，3）卷积码。
上传时间： 2015-06-11
上传用户：liglechongchong
卷积码是一种有记忆的编码，这里提供了卷积码的维特比译码函数
上传时间： 2013-12-25
上传用户：熊少锋
强烈推荐好用的卷积码编码，维特比译码和软判决，本代码简易可行。
上传时间： 2013-12-24
上传用户：love1314
