卷积码译码器

用matlab写的一个验证卷积定理的程序

用matlab写的一个验证卷积定理的程序，即时域的卷积对应着频域的乘积。

标签： matlab 卷积定理程序

上传时间： 2015-11-11

上传用户：问题问题
用VHDL 语言描述度三线八线译码器

用VHDL 语言描述度三线八线译码器，其开发均在FPGA中

标签： VHDL 语言译码器

上传时间： 2013-12-20

上传用户：love1314
这是点阵程序个人认为先学点阵再学lcd比较好 p0 p2分别接16*16点阵的高八位和低八位(纵向取模) p3口低四位接4-16线译码器（74ls154）译码器低电平为列选消除鬼影的方法：

这是点阵程序个人认为先学点阵再学lcd比较好 p0 p2分别接16*16点阵的高八位和低八位(纵向取模) p3口低四位接4-16线译码器（74ls154）译码器低电平为列选消除鬼影的方法：

标签： 16 lcd 154 点阵

上传时间： 2014-01-12

上传用户：shus521
有关卷积编码的维特比算法,是硬判决的啊,希望大家

有关卷积编码的维特比算法,是硬判决的啊,希望大家

标签： 卷积编码算法家

上传时间： 2013-12-06

上传用户：change0329
LDPC码译码相关文献 Bounds on the maximum likelihood decoding error probability of low density parity check

LDPC码译码相关文献 Bounds on the maximum likelihood decoding error probability of low density parity check codes

标签： probability likelihood decoding maximum

上传时间： 2015-11-25

上传用户：wendy15
采用Log-BP算法的LDPC码译码仿真程序

采用Log-BP算法的LDPC码译码仿真程序，给出了不同信噪比下误码率和误包率的统计图，用matlab和C（c-mex）程序分别编写，有详细说明和注释。

标签： Log-BP LDPC 算法仿真程序

上传时间： 2014-01-09

上传用户：3到15
三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit

三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf

标签： Viterbi FPGA Vit

上传时间： 2013-11-27

上传用户：邶刖
按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。由3-8译码器对SL0～SL2译出键扫描线

按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。由3-8译码器对SL0～SL2译出键扫描线，由另一3-8译码器译出显示器的位扫描线，并采用了编码扫描方式。为了防止出现重键现象，扫描输出线高位SL3不参加键扫描译码。CPU对8279的监视采用了查询方式，故8279的中断请求信号IRQ悬空未用。

标签： 8279 138 SL0 SL2

上传时间： 2014-01-25

上传用户：skfreeman
基于TI tms320lf2407 DSP 的卷积算法（编译环境CCS2.20)

基于TI tms320lf2407 DSP 的卷积算法（编译环境CCS2.20)

标签： 2407 2.20 tms 320

上传时间： 2015-11-29

上传用户：BOBOniu
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用

本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。

标签： GPS Position Global System

上传时间： 2015-12-01

上传用户：李彦东