Verilog源代码关于viterbi设计
(n, k, N)卷积码的状态数为2k (N−1) ,对每一时刻要 做2k (N−1) 次“加-比-存”操作,每一操作包括2k 次加法和2k −1 次比较,同时要保留2k (N−1) 条幸存路径。由此可见,Viterbi 算法的复杂度与信道质量无关,其计算量和存储量都随约...
(n, k, N)卷积码的状态数为2k (N−1) ,对每一时刻要 做2k (N−1) 次“加-比-存”操作,每一操作包括2k 次加法和2k −1 次比较,同时要保留2k (N−1) 条幸存路径。由此可见,Viterbi 算法的复杂度与信道质量无关,其计算量和存储量都随约...
卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积Turbo码编码器和译码器的FPG......
·卷积编码及基于DSP的Viterbi译码器设计...
一种面向RS码的卷积交织与解交织器,基于MATLAB平台...
[LDPC码]是LDPC码相关论文 [WuYuFei]中是WuYuFei的论文 [WuYufei_matlab]是WuYufei做Turbo码的Matlab程序 程序实现在固定信噪比和卷积长度的条件下,计算不同正常的帧错误概率和比特错误概率 turbo_sys_demo.m是主程序 其中t...