经常遇到的问题 计算方法里面的卷积码 ，对你也许很有用
上传时间： 2014-01-01
上传用户：笨小孩
FPGA实现卷积码的功能 是一个卷积码的编译码过程实现
上传时间： 2014-01-18
上传用户：jjj0202
matlab 实现卷积码的编译码程序 以及仿真和调试程序 可以使用了94了
上传时间： 2014-01-17
上传用户：ma1301115706
verilog实现卷积码的译码，viterbi算法
上传时间： 2017-08-23
上传用户：569342831
卷积码的译码算法 详细的教材 希望大家觉得有用 谢谢
上传时间： 2014-01-16
上传用户：cjl42111
卷积码的matlab结构图，很实用，很简洁，欢迎大家下载
上传时间： 2017-09-14
上传用户：qwe1234
卷积码的编码与维特比译码的相关仿真，比较它们的性能
上传时间： 2014-06-05
上传用户：SimonQQ
matlab实现（2,1,3）卷积码的编码和译码
上传时间： 2016-05-27
上传用户：时空凝滞
对卷积码误码率进行分析的资源，能运行，能够出图。欢迎下载
上传时间： 2017-05-26
上传用户：mlahww
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：tedo811
