虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

单阻带

  • 基于新型CCCII电流模式二阶带通滤波器设计

    针对传统第二代电流传输器(CCII)电压跟随不理想的问题,提出了新型第二代电流传输器(CCCII)并通过采用新型第二代电流传输器(CCCII)构成二阶电流模式带通滤波器,此滤波器只需使用2个电流传输器和2个电容即可完成设计。设计结构简单,其中心频率可由电流传输器的偏置电流控制。利用HSpice软件仿真分析并验证了理论设计的准确性和可行性。

    标签: CCCII 电流模式 二阶 带通滤波器设计

    上传时间: 2013-11-15

    上传用户:jqy_china

  • 自动跟踪工频陷波器的研究与设计

    介绍了一种新型线性自动跟踪工频陷波器的电路结构。该陷波器应用于电子束曝光机束流测量电路中,用来抑制工频干扰对测量精度的影响。基于对自动跟踪陷波器的基本工作原理分析,陷波器采用了频率/电压转换器与压控带阻滤波器相结合的设计方案,成功地解决了工频频偏对常规工频陷波器滤波性能的严重影响问题。提出了提高抑制工频干扰能力的设计要点和电路调试方法。通过性能指标的测试和长期实际运行应用,证明陷波器满足了电子束测量中对工频干扰进行强抑制的要求,提高了电子束曝光机的制版质量。

    标签: 自动跟踪 工频陷波器

    上传时间: 2013-11-13

    上传用户:天涯

  • 横向Ka波段波导微带探针过渡的设计和优化

    介绍了一种横向Ka波段宽带波导-微带探针过渡的设计,基于有限元场分析软件Ansoft HFSS对该类过渡的设计方法进行了研究。最后给出了Ka波段内的优化数据。仿真结果表明,该宽带波导-微带探针过渡在26.5G~40 GHz内插入损耗小于0.065 dB,达到了设计目标。

    标签: Ka波段 波导 微带探针

    上传时间: 2014-05-27

    上传用户:gxy670166755

  • 窄带带通滤波器设计实例

    为了解决声表面波滤波器插损太大,造成有用信号衰减严重,弥补插损又会引起底部噪声抬高的问题。该文设计了一种用LC集总元件实现的窄带带通滤波器,其特点是插入损耗小,成本低,带外衰减大,较好解决了因声表面波滤波器插损大而引起的一系列问题,不会引起通道底部噪声的抬高。仿真结果证明了该设计方案的可行性。

    标签: 窄带 带通滤波器 设计实例

    上传时间: 2013-11-18

    上传用户:13517191407

  • 计算二阶有源滤波、一阶有源滤波、阻容充放电

    计算二阶有源滤波、一阶有源滤波、阻容充放电。

    标签: 有源滤波 计算 二阶 充放电

    上传时间: 2013-11-17

    上传用户:hgmmyl

  • 单端10-bit SAR ADC IP核的设计

    本设计通过采用分割电容阵列对DAC进行优化,在减小了D/A转换开关消耗的能量、提高速度的基础上,实现了一款采样速度为1 MS/s的10-bit单端逐次逼近型模数转换器。使用cadence spectre 工具进行仿真,仿真结果表明,设计的D/A转换器和比较器等电路满足10-bit A/D 转换的要求,逐次逼近A/D转换器可以正常工作。

    标签: bit SAR ADC 10

    上传时间: 2013-11-21

    上传用户:chukeey

  • 基带成形滤波器的数字设计与实现

     根据基带成型滤波器的工作原理,文中设计出了一种基带成型滤波器的数字实现方案。该方案首先运用MATALB仿真工具得到信号基带成型后的仿真数据,并将仿真数据存储在FPGA中,然后通过查表操作实现了数字基带成型滤波器的功能。文中还给出了通过MODELSIM得到的信号基带成型后的仿真结果,仿真结果表明,由该方案所设计的基带成型滤波器可以很好地完成通信系统中信号的成型特性。

    标签: 基带成形滤波器 数字设计

    上传时间: 2013-11-09

    上传用户:563686540

  • 单电源运算放大器的偏置与去耦电路设计

    单电源运算放大器

    标签: 单电源 运算放大器 去耦 电路设计

    上传时间: 2013-11-17

    上传用户:dapangxie

  • 555芯片用于组成单稳态触发器、施密特触发器以及多谐振荡器

    555芯片用于组成单稳态触发器、施密特触发器以及多谐振荡器。

    标签: 555 芯片 单稳态触发器 施密特触发器

    上传时间: 2013-10-19

    上传用户:fredguo

  • 带有增益提高技术的高速CMOS运算放大器设计

    设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25 μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。

    标签: CMOS 增益提高 运算 放大器设计

    上传时间: 2014-12-23

    上传用户:jiiszha