虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

单通道触摸检测芯片

  • 利用FPGA设计和实现点对点EoS的成帧

    通信领域的主导技术有两种:用于内部商业通信的局域网(LAN)中的以太网(Ethernet)和广域网(WAN)中的SDH(SynchronousDigitalHierarchy)。因为在SDH网络上不直接支持以太网,当企业(客户)间需要彼此通信或企业(客户)内需要将其总部与分部连至同一LAN网时互连问题便应运而生。 该研究课题的目的是研究在EoS(EthernetoverSDH)实现过程中存在的技术难题和协议实现的复杂性,提出一种简单、快速、高效的协议实现方法。主要关注的是EoS系统中与协议帧映射相关的关键技术,例如:自定义帧结构、帧定位、全数字锁相技术、流量控制技术等,最终完成EoS中这些关键技术模块的设计。 该课题简单分析EoS系统相关协议帧结构及EoS系统的原理,阐述了FPGA技术的实现方法,重点在于利用业界最先进的EDA工具实现EoS系统中帧映射技术。系统中采用一种简化了的点对点实现方案,对以太网的数据帧直接进行HDLC帧格式封装,采用多通道的E1信道承载完整的HIDLC帧方式将HDLC帧映射到E1信道中,然后采用单通道承载多个完整的E1帧方式将E1映射到SDH信道中,从而把以太网帧有效地映射到SDH的负荷中,实现“透明的局域网服务”。这对在现有的SDH传输设备上承载以太网,开发实现以太网的广域连接设备,将会具有重要的意义。

    标签: FPGA EoS 点对点

    上传时间: 2013-04-24

    上传用户:bugtamor

  • 基于ARM的变电站监控系统研究

    随着国民经济的快速发展,我国对于电力的需求和依赖性也越来越大。同时,对变电站及电网的安全和稳定也提出了更高的要求。2008年的南方冰雪灾害造成了电力设施及输电线路的重大损失,严重危害了电网的正常工作,影响了人民的正常生活和工厂的正常运行。电力部门需要一种能够实时监控变电站设备的监控系统,第一时间监测到电力设备的损坏和人为因素的破坏,迅速做出处理,将损失减小到最低值。随着电力部门网路化的全面普及,各个变电站有了相应的通讯网络,使得监控系统网络传输成为可能。 课题探索了低功耗、高性能、低成本并具有丰富芯片资源的嵌入式处理器和内核精简、性能强悍、源码开放及开发成本低的操作系统,设计和实现了基于ARM9和嵌入式Linux操作系统的变电站监控系统,实现了对变电站设备的实时视频监控、红外线监测和烟雾火灾探测等功能。系统硬件采用模块化设计,主控制器模块采用三星公司的S3C2410A高性能芯片作为嵌入式微处理器,设计了外围接口电路和其它外围设备电路;视频监控模块采用OV511系列USB摄像头进行图像采集;红外线防盗监测模块采用热释电红外线传感器配合菲涅尔透镜设计了报警电路;烟雾火灾探测模块采用Motorola公司生产的离子型烟雾检测芯片MC14468,设计了监测电路。系统软件开发分两层,下层软件开发构建了交叉编译环境,移植了嵌入式Linux操作系统并利用Video4Linux API库函数接口完成了视频图像采集程序的设计,同时对摄像头驱动程序进行了提取和编译;上层软件开发实现了对采集的视频数据在网络中传输,使用Visual C++设计了客户端监控应用界面,实现人机交互,并对所采集视频图像进行了最优化处理。 课题针对现有监控系统存在的不足进行改进,集视频监控、红外线防盗监测和火灾报警等功能于一体,充分发挥嵌入式系统和计算机网络的优势,设计出了功能丰富,性能优良的变电站监控系统。提高了变电站运行和维护的安全性及可靠性,并逐步实现了电网的可视化监控和调度,使电网调控运行更为安全、可靠。

    标签: ARM 电站监控 系统研究

    上传时间: 2013-04-24

    上传用户:glitter

  • 基于FPGA的多功能测试仪的开发

    测试仪广泛应用于国民经济和国防建设的各个领域,是科研和生产不可或缺的重要装备之一。其工作原理是由信号发生装置向被测对象发送激励信号,同时由信号采集与处理装置通过传感器采集被测对象的响应信号,并送到上位机进行数据分析和处理。本文研究采用灵活的现场可编程逻辑阵列FPGA为核心,协调整个仪器的运转,并采用先进的USB总线技术,将信号发生、信号采集与处理有机地集成为一体的多功能测试仪。 本文的第一章介绍了测试仪及其研究应用现状,根据仪器的成本、便携性和通用性要求不断提高的发展趋势,提出了本课题的研究任务和关键技术; 第二章从硬件和软件两个方面讨论了测试仪的总体设计方案,并且分别详述了电源模块、USB模块、FPGA模块、DSP模块、A/D模块、D/A模块这六个功能模块的硬件设计; 第三章讨论了USB模块相关的软件设计,其中包含USB固件设计、驱动程序设计和客户应用程序设计三个方面的内容,详细论述了各部分软件的架构和主要功能模块的实现。 第四章讨论了主控器FPGA的设计,是本文的核心部分。先从总体上介绍了FPGA的设计方案,然后从MCU模块、信号采集模块、信号发生模块三部分具体描述了其实现方式。软件设计上采用了模块化的设计思想,使得结构清晰,可读性强,易于进一步开发;并且灵活的使用了有限状态机,大大提高了程序的稳定性和运行效率。 第五章介绍了DSP模块的设计,讨论了波形生成的原理及实现,并提出了与FPGA接口的方式。 第六章详细描述了实验的步骤和结果,分别从单通道采样和多通道采样两方面实验,验证了仪器的性能和设计的可行性。

    标签: FPGA 多功能 测试仪

    上传时间: 2013-06-25

    上传用户:moqi

  • 时分交替ADC系统数字校准算法

    随着现代通信与信号处理技术的不断发展,对于高速高精度AD转换器的需求越来越大。但是,随着集成电路工艺中电路特征线宽的不断减小,在传统单通道ADC框架下同时实现高速、高精度的数模转换愈加困难。此时,时分交替ADC 作为...

    标签: ADC 时分 数字校准

    上传时间: 2013-07-08

    上传用户:mylinden

  • EDA工程建模及其管理方法研究2

    EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟,电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想,允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计,有利于产品在系统功能上的综合优化,从而提高了电子设计项目的协作开发效率,降低新产品的研发成本。 近十年来,EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势: (1) 电路的集成水平已经进入了深亚微米的阶段,其复杂程度以每年58%的幅度迅速增加,芯片设计的抽象层次越来越高,而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分,到具体的逻辑综合、仿真测试,直至后期的电路封装、排版布线,都需要反复的验证和修改,单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见,如何提高设计的抽象层次,在较短时间内设计出较高性能的芯片,如何改进EDA工程管理,保证芯片在多组协作设计下的兼容性和稳定性,已经成为当前EDA工程中最受关注的问题。

    标签: EDA 工程建模 管理方法

    上传时间: 2013-11-10

    上传用户:yan2267246

  • 基于STC12C5A60S2单片机的静态应变采集器设计

    介绍了一种基于STC12C5A60S2单片机和ARINC429总线输出的机载静态应变采集器。该采集器具有多通道循环选通采集,单通道硬件调零,程控增益放大和与PC机串行接口通信等功能。其结构简单,性能稳定,采集精度高,已应用于多个型号飞机的飞行试验中。

    标签: STC 12C A60 60S

    上传时间: 2013-12-31

    上传用户:独来独往

  • 具有实时时钟器的测温系统的设计

    针对目前温度测试系统缺乏实时性的特点,为了解决测温系统的实时性储存数据的目的,采用单片机进行系统的整体控制,利用实时芯片DS1302构成时钟系统,单总线温度采集芯片获取温度数据。该系统可以对温度报警上下线和记录数据的时间点进行调整。通过具体硬件电路的设计,软件程序的编写,以及实际电路的测试试验,得出该系统能够在设定的温度警戒线和时间点进行报警提示,并能稳定的记录所需特殊时刻的有关数据,到达了预期的效果,有一定的实际应用价值。

    标签: 实时时钟 测温系统

    上传时间: 2013-11-01

    上传用户:ca05991270

  • S51编程器制作包

    S51编程器制作包:自制AT89S51编程器教程AT89S51芯片的日渐流行,对我们单片机初学者来说是一个大好消息。因为做个AT89S51编程器非常容易,而且串行编程模式更便于做成在线编程器,给频繁烧片,调试带来了巨大的方便。 电路: 只要焊13根线就可以搞定这个电路。基本原理:RST置高电平,然后向单片机串行发送 编程命令。P1.7(SCK)输入移位脉冲,P1.6(MISO)串行输出,P1.5(MOSI)串行输入(要了解详细编程原理可以去看AT89S51的数据手册)。使用并口发出控制信号,74373只是用于信号转换,因为并口直接输出高电平的电压有点没到位,使用其他芯片也可以,还有人提出直接接电阻。并口引脚1控制P1.7,引脚14控制P1.5,引脚15读P1.6,引脚16控制RST,引脚17接74373 LE(锁存允许),18-25这些引脚都可以接地。建议在你的单片机系统板上做个6芯的接口。注意:被烧写的单片机一定是最小系统(单片机已经接好电源,晶振,可以运行),VCC,GND是给74373提供电源的。 还有一个方案:使用串口+单片机,这个方案已经用了半年了。电路稍微麻烦一点,速度比较快,而且可以烧AT89C51等等。其实许多器件编程原理差不多,由于我没太多时间研究器件手册,更没有MONEY买一堆芯片来测试,所以只实现了几个最常用单片机编程功能(AT89C51,C52,C55,AT89S51,S52,S53)。如果要烧写其他单片机,你可以直接编写底层控制子程序(例如,写一个单元,读一个单元,擦除ROM的子程序)。如果有需要,我可以在器件选择栏提供一个“X-CHIP”的选择,“X-CHIP”的编程细节将由用户自己去实现。当你仔细阅读器件手册后,会发现实现这些子程序其实好容易,这也是初学者学单片机编程的好课题。如果成功了会极大的提高你学单片机的积极性。 软件: 这个软件的通信,控制部分早在半年前就完成了,这回只是换了个界面和加入并口下载线的功能,希望你看到这个软件不会想吐。使用很简当,有一点特别,当你用鼠标右键点击按钮后,可以把相关操作设置为自动模式(只有打开文件,擦除芯片,写FLASH ROM,读FLASH ROM,效验数据 可以设置),点击‘自动完成’后会依次完成这些操作,并在开始时检测芯片。当“打开文件”设为自动后,第2次烧写同一个文件时不必再去打开文件,软件会自动刷新缓冲。软件在WIN XP,WIN 2000可以使用(管理员登陆的),在WIN 98 ,WIN ME使用并口模式时会更快些。这个软件同时支持串口编程器和并口下载线。操作正常结束后会有声音提示。如果没有声卡或声卡烂了,则声音会从机箱扬声器中发出。注意:记得在CMOS设置中把并口设为ECP模式。就这些东西,应该够详细吧,还有什么问题或遇到什么困难可以联系我,软件出现什么问题一定要通知我修正。祝你一次就搞定。  

    标签: S51 编程器

    上传时间: 2014-01-24

    上传用户:13162218709

  • 使用jtag接口通过网口烧写程序

    什么是JTAG 到底什么是JTAG呢? JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线:TMS、 TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的,基本原理是在器件内部定义一个TAP(Test Access Port�测试访问口)通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。现在,JTAG接口还常用于实现ISP(In-System rogrammable�在线编程),对FLASH等器件进行编程。 JTAG编程方式是在线编程,传统生产流程中先对芯片进行预编程现再装到板上因此而改变,简化的流程为先固定器件到电路板上,再用JTAG编程,从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程 JTAG的一些说明 通常所说的JTAG大致分两类,一类用于测试芯片的电气特性,检测芯片是否有问题;一类用于Debug;一般支持JTAG的CPU内都包含了这两个模块。 一个含有JTAG Debug接口模块的CPU,只要时钟正常,就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备,如FLASH,RAM,SOC(比如4510B,44Box,AT91M系列)内置模块的寄存器,象UART,Timers,GPIO等等的寄存器。 上面说的只是JTAG接口所具备的能力,要使用这些功能,还需要软件的配合,具体实现的功能则由具体的软件决定。 例如下载程序到RAM功能。了解SOC的都知道,要使用外接的RAM,需要参照SOC DataSheet的寄存器说明,设置RAM的基地址,总线宽度,访问速度等等。有的SOC则还需要Remap,才能正常工作。运行Firmware时,这些设置由Firmware的初始化程序完成。但如果使用JTAG接口,相关的寄存器可能还处在上电值,甚至时错误值,RAM不能正常工作,所以下载必然要失败。要正常使用,先要想办法设置RAM。在ADW中,可以在Console窗口通过Let 命令设置,在AXD中可以在Console窗口通过Set命令设置。

    标签: jtag 接口 烧写程序

    上传时间: 2013-10-23

    上传用户:aeiouetla

  • 一种混沌伪随机序列发生器的FPGA实现

    随着混沌理论应用于产生伪随机序列的发展,用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器.为了便于硬件实现并减少硬件占用资源.对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进,密钥空间缩减到2⋯.设计采用双精度浮点运算,选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验.系统的硬件电路占用17716个逻辑单元,占芯片资源88%,工作频率50 MHz,EPRS产生速率10 Mbps.

    标签: FPGA 混沌 伪随机序列 发生器

    上传时间: 2013-10-28

    上传用户:crazyer