单精度
共 40 篇文章
单精度 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 40 篇文章，持续更新中。
单精度浮点与字符串转换C语言程序
从基础到实践，逐步讲解单精度浮点数与字符串在C语言中的相互转换方法。适用于嵌入式开发，可直接用于单片机项目，部分场景需根据DSP特性进行适配。
浮点型字节转换工具
实现单精度浮点型与字节数据之间高效转换的实用工具，涵盖二进制编码与解码技术，适合嵌入式开发和数据通信场景。
基于FPGA的浮点数加法程序
基于FPGA，用verilog编写的单精度浮点数加法程序，奉献给大家！
单精度浮点数与十六进制转换
单精度浮点数与十六进制转换_C语言程序__单片机也可用.
学生成绩管理系统
学生成绩管理系统的功能如下：
1.定义及输出。可以显示系统内所有学生的成绩情况；
2.计算并排序。可以计算每个学生三门课程的总分（sum，单精度）及平均分（aver，单精度，并输出一位小数），同时也可以对所有学生的总分情况进行一个由高到低的排名；
3.查找。任意输入一位学生的姓名，打印出他的所有数据。并且能多次查找。
4.统计。统计输出不及格的学生名单和对应的课程。
5.退出成绩管理系统
c语言——谭浩强
则x1=p+q
在前两个例子中用到了输入和输出函数scanf和 printf，在以后要详细介绍。这里我们先简单介绍一下它们的格式，以便下面使用。
C 语言的注释符是以“/*”开头并以“*/”结尾的串。在“/*”和“*/”之间的即为注释。程序编译时，不对注释作任何处理。注释可出现在程序中的任何位置。注释用来向用户提示或解释程序的意义。在调试程序中对暂不使用的语句也可用注释符括起来，使翻译跳过不作
用于专用DSP处理器的高速低功耗的IEEE_32位浮点加法器
· 摘要： 本文我们描述了一个符合IEEE 754单精度浮点标准的加法器.这个浮点加法器的设计基于TSMC 2.5V 0.25μm CMOS工艺.它将用于200MHz的专用DSP处理器.为了在高速运算的同时降低功耗,本文在采用了并行运算提高速度的同时,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗.另外,在电路设计中大量使用传输管逻辑,提高速度并降低整个电路的面
纹理映射算法研究与FPGA实现
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用
几何变换系统的硬件研究与FPGA实现
近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期，所有关于图形的计算都是由图形处理单元(GPU，Graphic Processing Unit)来完成了，但是随着3D图形学的发展，计算量越来越大，若所有计算工作仍然都由GPU来达成
纹理映射算法研究与FPGA实现.rar
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用
几何变换系统的硬件研究与FPGA实现.rar
近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期，所有关于图形的计算都是由图形处理单元(GPU，Graphic Processing Unit)来完成了，但是随着3D图形学的发展，计算量越来越大，若所有计算工作仍然都由GPU来达成
基于FPGA的激光陀螺捷联惯导系统信号的检测与处理.rar
激光陀螺捷联惯导系统是当今惯导系统发展的主要方向之一，已在海、陆、空、天获得了广泛的应用。在现有惯性仪表的基础上，通过采用速度更快、容量更大的数字信号处理芯片来改进惯性仪表信号的处理流程和方法，是目前提高惯导系统导航精度的一种有效方法。 首先，本文立足于本教研室已有的激光陀螺捷联惯导系统，重新划分原系统中FPGA和DSP的功能，让性能更优越的FPGA来完成惯导系统所有信号的预处理，而DSP只进行导
基于FPGA的特征子空间目标识别法的关键技术研究.rar
雷达目标识别是现代雷达技术的一个重要发展方向，雷达技术的日趋成熟使雷达目标识别逐步走向实用。本文对基于FPGA的特征子空间雷达目标一维距离像识别法的关键技术——单精度浮点SVD处理器的实现进行了研究。论文研究了在FPGA资源有限的前提下，实现对高阶矩阵奇异值分解的高速度和高精度处理要求。论文给出了几种处理器核心运算单元的结构，并改进了基本矩阵运算单元设计和元素调度方法，对这些结构在速度、资源占用和
32位单精度浮点加法器
32位单精度浮点加法器。进行用加法运算，仿真输出
S32K14x系列MCU使用Tips之硬件FPU特性介绍和使用详解
<p>引言</p><p>1. Cortex M4F CPU内核的FPU特性介绍</p><p>1.1. Cortex M4F CPU内核FPU的寄存器组以及控制状态寄存器功能介绍</p><p>1.2 Cortex M4F CPU内核FPU的汇编指令集介绍</p><p>1.3 CM4F内核的FPU异常</p><p>2. S32K14X系列MCU的FPU使用(基于S32K144的S32DS应用工程)</
基于 S32K148 的 T-BOX/GP-ECU 参考设计硬件使用手册
<p>基于 S32K148 的 T-BOX/GP-ECU 参考设计采用 NXP 最新的通用汽车电子微控制器S32K1xx 系列的最大资源型号-S32K148，充分利用其片内集成的丰富硬件外设资源和软件开发套件，为用户提供了开箱即可验证的汽车 T-BOX 解决方案的参考设计评估平台。</p><p>其具有如下功能和特性：</p><p> 核心 MCU 为 FS32K148UJT0VLQT, 片内集成可
致象尔微TG401数据手册
<p>特点:</p><p>o ARM® Cortex®-M4 CPU 平台</p><p>o 高达150MHz 的高性能Cortex®-M4 处理器</p><p>o 集成FPU 和MPU</p><p>o 内存</p><p>o 512KB 片上SRAM</p><p>o 2KB 至512KB 可编程保持存储区</p><p>o 闪存</p><p>o 1MB 集成闪存</p><p>o 原地执行NOR 闪存接
基于FPGA单精度浮点除法器的实现
基于FPGA单精度浮点除法器的实现，有一些源代码，仅供参考。
基于VHDL语言的32位单精度的浮点加法器
基于VHDL语言的32位单精度的浮点加法器
读labview格式2进制文件
读labview格式2进制文件，数据类型为单精度浮点型，同时界面显示数据