基于FPGA的特征子空间目标识别法的关键技术研究.rar

雷达目标识别是现代雷达技术的一个重要发展方向，雷达技术的日趋成熟使雷达目标识别逐步走向实用。本文对基于FPGA的特征子空间雷达目标一维距离像识别法的关键技术——单精度浮点SVD处理器的实现进行了研究。论文研究了在FPGA资源有限的前提下，实现对高阶矩阵奇异值分解的高速度和高精度处理要求。论文给出了几种处理器核心运算单元的结构，并改进了基本矩阵运算单元设计和元素调度方法，对这些结构在速度、资源占用和数值精度上进行了详细的比较和分析。最后对这几种结构在各方面性能和优化上的考虑，给出了单精度浮点SVD处理器的整体设计方案，并对其性能进行了测试分析。论文的主要内容为： 1、介绍了基于奇异值分解的特征子空间目标识别法，并研究了用于FPGA实现奇异值分解的双边雅克比算法、BLV阵列结构和雅克比算法的并行调度规则； 2、为了实现SVD处理器高速度和高精度的要求，研究了CORDIC的两种算法的FPGA实现方式——传统的CORDIC算法和基于GA算法的改进型CORDIC算法，对改进型CORDIC算法的补偿因子为不定值的设计上，给出了相应的设计方案，并设计完成了CORDIC基本计算单元——单精度浮点加/减法器； 3、在资源、速度和精度上的考虑，完成了SVD处理器的两个关键计算单元的设计——角度计算单元和旋转计算单元。对角度计算单元，通过查找表的设计，改善求解角度的运算速度；对旋转计算单元，设计以双平面旋转(Two PlaneRotation，TPR)方法为基础给出了三种设计方案，并对其结构进行了比较和分析； 4、给出了单精度浮点SVD处理器的整体结构，对其各个模块的设计给出了详细的说明。设计改进了矩阵的并行调度方式，采取分组分类的方法完成矩阵元素的调度。对矩阵核心运算单元，利用以上结构组合采用通用并行方式完成设计。通过对4×4矩阵仿真详细比较了各个结构的资源、速度和数值精度情况； 5、为了进一步改善SVD处理器的性能，减少结构中由于角度计算单元造成的资源消耗并提高处理器时钟优化性能，在保证数值精度的前提下，利用阶差估计sin/cos的方式和FPGA的资源整合，并采用上述处理器的结构方法完成SVD处理器的整体设计，并通过仿真测试验证和分析了这种结构的性能。

点击标签浏览更多相关技术资料资源：