当前正处于第三代移动通信技术发展的关键时期，各种与3G相关的无线网络终端的需求量与日俱增。为3G无线网络终端选择一个高性能的处理器，并且提供一套完整的系统解决方案，满足3G时代人们对数据通信业务的需求，无疑是一个有意义且亟待解决的重要问题。 OMAP(Open Multimedia Applications Platform)是美国德州公司(TI)推出的专门为支持第三代(3G)无线终端应用而设计的应用处理器体系结构。OMAP处理器平台堪称无线技术发展的里程碑，它提供了语音、数据和多媒体所需的带宽和功能，可以极低的功耗为高端3G无线设备提供极佳的性能。 本文的研究内容是开发基于OMAP5910处理器的具有多个扩展接口的嵌入式开发平台，以及摄像头显示驱动程序，以便能为3G相关的无线网络终端提供一个系统级的解决方案，本文首先介绍了OMAP技术的特点和优点，并对OMAP5910处理器的硬件结构进行了简单说明，在此基础上提出了基于OMAP5910嵌入式平台的FPGA设计，包括用FPGA扩展的接口：触摸屏接口，硬盘接口，以太网接口；控制的接口：USB口，串口；以及实现的功能：与OMAP5910处理器的通信功能，中断控制功能，选择启动顺序功能，复位延时功能。然后介绍了基于OMAP5910的摄像显示系统的硬件设计，主要包括摄像头接口和摄像头模块，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系统下摄像头驱动程序的完整实现过程。
上传时间： 2013-05-24
上传用户：mfhe2005
随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期，测试人员需要在实验室模拟出无线信道的各种传播特性，以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置，并且保证反射体的角度和相位是均匀分布的随机数，可以使得同一条路径不同反射体之间的非相关特性，得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境，上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后，上行数据在CPU的控制下通过信道仿真器，然后送达基带处理板解调，最后测试数据的误码率和误块率，从而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点，完成了对无线信道仿真器系统设计方案的吸收和修改。 其次，针对FPGA内部资源结构，研究了信道仿真器FPGA实现过程中的困难和资源的消耗，进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试；完成了FPGA和后台软件的联合调试；完成了两天线到四天线的改版工作，使FPGA内部的工作频率翻了一倍，大幅降低了FPGA资源的消耗。 最后，在完成无线信道仿真器的硬件设计之后，对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行，即在数据误块率(BLER)一定的情况下，对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试，单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间： 2013-04-24
上传用户：小杨高1
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-06-07
上传用户：2525775
区截装置测速法是现代靶场中弹丸测速的普遍方法，测时仪作为区截装置测速系统的主要组成部分，其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状，按照设计要求，设计了一种基于单片机和FPGA的高精度智能测时仪，系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法，简化了系统硬件电路的设计，提高了测时精度；提出了一种基于系统基准时间的测时方案，相对于传统的测时方法，该方案为分析试验过程提供了有效数据，进一步提高了系统工作的可靠性；给出了一种输入信息处理的有效方法，保证了系统工作的稳定性。 本文设计了系统FPGA逻辑电路，包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等；实现了系统单片机程序，包括单片机和。FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等；分析了系统的误差因素，给出了系统的误差和相对误差的计算公式；通过实验室模拟测试以及靶场现场测试，结果表明系统工作可靠、精度满足设计要求、人机界面友好。
上传时间： 2013-07-25
上传用户：pwcsoft
1992年5月，JoeMitola首次明确提出了软件无线电的概念。软件无线电将模块化、标准化的硬件单元连接构成硬件平台，通过软件加载实现各种无线通信功能。端到端重配置技术是在软件无线电的基础上发展起来的，该技术使通信系统不仅具有重配置的能力，还能提供一体化的重配置管理架构，实现联合无线资源管理和网络规划。端到端重配置技术已经成为软件无线电的发展趋势。 宽带无线接入(BWA，BroadbandWirelessAccess)是当前通信界研究的热点之一，而WiMax和WiFi是BWA中最热门的两个技术，所以本文选择了IEEE802.16-2004与IEEE802.11a，设计了基于其物理层标准的可重配置OFDM基带系统。它们均采用正交频分复用技术(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004与IEEE802.11a物理层标准，结合Altera公司提供的FPGA开发工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基带系统的FPGA设计。该设计中，对FPGA进行重新配置，实现了802.16-2004与802.11a两种技术的完全重配置；通过选择不同的参数来调用不同子模块，实现802.16-2004与802.11a内部不同调制技术的局部重配置。该可重配置基带系统核心的FFT/IFFT。模块采用基4按频率抽取及Cordic算法，消除乘法运算，有利于FPGA实现；在802.16-2004系统中，选取了基于前导序列的符号同步算法，在FPGA中实现。最后使用开发软件、综合软件以及仿真软件分析了系统的性能并给出了系统的性能指标。
上传时间： 2013-05-19
上传用户：branblackson
本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-29
上传用户：hwl453472107
QFN SMT工艺设计指导.pdf 一、基本介绍 QFN（Quad Flat No Lead）是一种相对比较新的IC封装形式，但由于其独特的优势，其应用得到了快速的增长。QFN是一种无引脚封装，它有利于降低引脚间的自感应系数，在高频领域的应用优势明显。QFN外观呈正方形或矩形，大小接近于CSP，所以很薄很轻。元件底部具有与底面水平的焊端，在中央有一个大面积裸露焊端用来导热，围绕大焊端的外围四周有实现电气连接的I/O焊端，I/O焊端有两种类型：一种只裸露出元件底部的一面，其它部分被封装在元件内；另一种焊端有裸露在元件侧面的部分。 QFN采用周边引脚方式使PCB布线更灵活，中央裸露的铜焊端提供了良好的导热性能和电性能。这些特点使QFN在某些对体积、重量、热性能、电性能要求高的电子产品中得到了重用。 由于QFN是一种较新的IC封装形式，IPC-SM-782等PCB设计指南上都未包含相关内容，本文可以帮助指导用户进行QFN的焊盘设计和生产工艺设计。但需要说明的是本文只是提供一些基本知识供参考，用户需要在实际生产中不断积累经验，优化焊盘设计和生产工艺设计方案，以取得令人满意的焊接效果
上传时间： 2013-04-24
上传用户：吴之波123
自上个世纪九十年代以来，我国著名学者、现中国科学院院士、清华大学陈难先教授等人使用无穷级数的Mobius反演公式解决了一系列重要的物理学中的逆问题，开创了应用、推广数论中的Mobius变换解决物理学中各种逆问题的巧妙方法，其工作在1990年当时就得到了世界著名的《NATURE》杂志的高度评价。 华侨大学苏武浔教授等则把Mobius变换的方法应用于几种常用波形(包括周期矩形脉冲，奇偶对称方波和三角波等)的傅立叶级数的逆变换运算，得到正、余弦函数及一般周期信号的各种常用波形的信号展开；并求得了与各种常用波形信号函数族相正交的函数族，以用于各展开系数的计算与信息的解调；而后把它们应用到通信系统中，提出了一种新的通信系统，即新型Chen-Mobius通信系统。 本文主要完成了两个方面的工作,Chen-Mobius多路通信系统的FPGA硬件设计实现和基于Chen-Mobius变换的语音加密双工通信系统的实现。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder软件对Chen-Mobius多路(四路和八路)通信系统进行仿真分析，对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL硬件语言，后在QuartusⅡ软件平台上，结合利用VHDL编程的硬件程序模块(分频、延时、控制模块等)构架完整的Chen-Mobius通信系统，并对此系统设计综合、引脚分配、仿真验证、时序分析等；最后，在Altera公司的Stratix 芯片上，实现硬件的编程和下载，从而完成了Chen-Mobius多路通信系统的FPGA硬件实现。 另外，利用Chen-Mobius单路通信系统的调制、解调系统分别对语音信号进行加密与解密，在两块DE2的FPGA开发板上成功实现了基于Chen-Mobius变换的语音加密双工通信。完成本设计意义重大，它为今后Chen-Mobius通信系统应用于通信领域的各个方面，迈开坚实的一步。
标签： ChenMobius FPGA 通信系统 硬件实现
上传时间： 2013-07-24
上传用户：xaijhqx
近年来，GPS技术迅速发展，并随着3G时代的到来，其应用领域日益广阔，需求量与日俱增。与此同时，随着电路系统设计越来越复杂，上市时间日益缩短，集成电路设计方法面临重大变革。因此采用新型方法学来设计GPS接收系统是必要的。 本文基于GPS原理，采用可复用的IP技术和软硬协同设计技术，设计了一种高性能的GPS SOC接收系统。论文首先分析了GPS信号解调的原理，提出了一种高性能的捕获和跟踪系统结构，详细说明了其工作流程和设计原理。其次，基于高性能总线的选取提出了整个基带系统地结构，并阐明了总线上的各个模块设计方法。采用了直接复用的测试手段和FPGA的测试平台，缩短开发周期，而且保证了对整个系统测试的覆盖率。本文所设计的系统最大特色在于易于集成到其它系统中，并且仅占用10个芯片端口，实现了IP化的设计目的。 最后本文介绍了测试过程中所采用的基于FPGA平台的仿真验证方案和测试方法，并给出了最终的测试结果，达到了对卫星信号搜索定位的目的。
上传时间： 2013-04-24
上传用户：starlet007
第一章 概述 1.1 AVR 单片机GCC 开发概述 1.2 一个简单的例子 1.3 用MAKEFILE 管理项目 1.4 开发环境的配置 1.5 实验板CA-M8 第二章 存储器操作编程 2.1 AVR 单片机存储器组织结构 2.2 I/O 寄存器操作 2.3 SRAM 内变量的使用 2.4 在程序中访问FLASH 程序存储器 2.5 EEPROM 数据存储器操作 2.6 avr-gcc 段结构与再定位 2.7 外部RAM 存储器操作 2.8 堆应用 第三章 GCC C 编译器的使用 3.1 编译基础 3.2 生成静态连接库 第四章 AVR 功能模块应用实验 4.1 中断服务程序 4.2 定时器/计数器应用 4.3 看门狗应用 4.4 UART 应用 4.5 PWM 功能编程 4.6 模拟比较器 4.7 A/D 转换模块编程 4.8 数码管显示程序设计 4.9 键盘程序设计 4.10 蜂鸣器控制 第五章 使用C 语言标准I/O 流调试程序 5.1 avr-libc 标准I/O 流描述 5.2 利用标准I/0 流调试程序 5.3 最小化的格式化的打印函数 第六章 CA-M8 上实现AT89S52 编程器的实现 6.1 编程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能简介 6.4 下位机程序设计 第七章 硬件TWI 端口编程 7.1 TWI 模块概述 7.2 主控模式操作实时时钟DS1307 7.3 两个Mega8 间的TWI 通信 第八章 BootLoader 功能应用 8.1 BootLoader 功能介绍 8.2 avr-libc 对BootLoader 的支持 8.3 BootLoader 应用实例 8.4 基于LuckyProg2004 的BootLoader 程序 第九章 汇编语言支持 9.1 C 代码中内联汇编程序 9.2 独立的汇编语言支持 9.3 C 与汇编混合编程 第十章 C++语言支持
上传时间： 2013-08-01
上传用户：飞翔的胸毛
