随着电力电子技术的发展，交流电源系统的电能质量问题受到越来越多的关注。传统的整流环节广泛采用二极管不控整流和晶闸管相控整流电路，向电网注入了大量的谐波及无功，造成了严重的污染。提高电网侧功率因数以及降低输入电流谐波成为一个研究热点。功率因数校正技术是减小用电设备对电网造成的谐波污染，提高功率因数的一项有力措施。本文所做的主要工作包括以下几部分： 1.分析了单位功率因数三相桥式整流的工作原理，这种整流拓扑从工作原理上可以分成两部分：功率因数补偿网络和常规整流网络。在此基础上，为整流电路建立了精确的数学模型。 2.这种单位功率因数三相桥式整流的输入电感是在额定负载下计算出的，当负载发生变化时，其功率因数会降低。针对这种情况，提出了一种新的控制方法。常规整流网络向电网注入的谐波可以由功率因数补偿网络进行补偿，所以输入功率因数相应提高。负载消耗的有功由电网提供，补偿网络既不消耗有功也不提供任何有功。根据功率平衡理论，可以确定参考补偿电流。双向开关的导通和关断由滞环电流控制确定。在这一方法的控制下，双向开关工作在高频下，因此输入电感值相应降低。仿真和实验结果都表明：新的控制方法下，负载变化时，输入电流仍接近于正弦，功率因数接近1。 3.根据IEEE-519标准对谐波电流畸变率的要求，为单位功率因数三相桥式整流提出了另一种控制方法。该方法综合考虑单次谐波电流畸变率、总谐波畸变率、功率因数、有功消耗等性能指标，并进行优化，推导出最优电流补偿增益和相移。将三相负载电流通过具有最优电流补偿增益和相移的电流补偿滤波器，得到补偿后期望的电网电流，驱动双向开关导通和关断。仿真和实验都收到了满意的效果，使这一整流桥可以工作在较宽的负载范围内。 4.单位功率因数三相桥式整流中直流侧电容电压随负载的波动而波动，为提高其动、静态性能，将简单自适应控制应用到了直流侧电容电压的控制中，并提出利用改进的二次型性能指标修改自适应参数的方法，可以在实现对参考模型跟踪的同时又不使控制增量过大，与常规的PI型简单自适应控制相比在适应律的计算中引入了控制量的增量和状态误差在k及k+1时刻的采样值。利用该方法为直流侧电压设计了控制器，并进行了仿真与实验研究，结果表明与PI型适应律相比，新的控制器能提高系统的动态响应性能，负载变化时系统的鲁棒性更强。
上传时间： 2013-06-15
上传用户：WS Rye
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-30
上传用户：huannan88
开关磁阻电机(SwitchedReluctanceMotor，SRM)具有结构简单、工作可靠、效率高和成本较低等优点，在很多领域都显示出强大的竞争力，但是位置传感器的存在不仅削弱了SRM结构简单的优势，而且降低了系统高速运行的可靠性，增加了成本，探索实用的无位置传感器检测转子位置的方案成为开关磁阻电机驱动系统(SwitchedReluctanceMotorDrive，SRD)研究的热点。SRM高度非线性的电磁特性决定了在精确的数学模型基础上实现无位置传感器控制十分困难，而人工神经网络的出现为解决这个问题提供了新的思路。径向基函数(RadialBasisFunction，RBF)神经网络是一种映射能力极强的前向型神经网络，具有收敛速度快、全局逼近能力强等优点。本文提出一种利用自适应RBF神经网络对SRM进行控制的新方法，所采用的RBF神经网络以电机绕组的相电流、磁链作为输入，转子位置作为输出，通过离线和在线相结合的方法对网络进行训练，建立SRM电流、磁链与转子位置之间的非线性映射，从而实现SRM的无位置传感器控制。 常规的PID控制以其结构简单、可靠性高、易于工程实现等优点至今仍被广泛采用。在系统模型参数变化不大的情况下，PID控制效果良好，但当被控对象具有高度非线性和不确定性时，仅靠PID调节效果不好。对于SRM，它的电磁关系高度非线性，固定参数的PID调节器无法得到很理想的控制性能指标。论文提出了一种基于RBF神经网络在线辨识的SRM单神经元PID自适应控制新方法。该方法针对开关磁阻电机的非线性，利用具有自学习和自适应能力的单神经元来构成开关磁阻电机的单神经元自适应控制器，不但结构简单，而且能适应环境变化，具有较强的鲁棒性。同时构造了一个RBF网络对系统进行在线辨识，建立其在线参考模型，由单神经元控制器完成控制器参数的自学习，从而实现控制器参数的在线调整，能取得更好的控制效果。 仿真及实验结果表明，自适应RBF神经网络能够实现电机的准确换相，从而实现了电机的无位置传感器控制；基于RBF神经网络在线辨识的单神经元自适应控制能够达到在线辨识在线控制的目的，控制精度高，动态特性好，具有较好的自适应性和鲁棒性。
上传时间： 2013-04-24
上传用户：skfreeman
AD636是美国AD公司生产的单片真有效值,直流转换器,可用于对交流电压的有效值进行测量.文中叙述了该芯片的内部结构、工作原理,给出了一种4量程真有效值数字电压/电平表的应用电路设计方案.
上传时间： 2013-06-08
上传用户：问题问题
电能是一种最为广泛使用的能源，其应用程度是一个国家发展水平的主要标志之 随着科学技术和国民经济的发展，对电能质量的要求也越来越高。研制一种新型的电能质量实时监测系统，有效的进行电能质量监测，对保证电网和广大用户的电气设备和各种用电器具的安全经济运行、保障国民经济各行各业的正常生产和产品质量具有重要意义。 本文首先阐述了电能质量监测系统的国内外研究现状和电能质量的标准，并给出相应的测量方法；然后依据电能质量监测系统总体设计原则，详细分析了现有的各种设计方案，并比较各自的优缺点，最终提出了基于DSP和ARM的双CPU电能质量监测系统的设计方案。硬件设计方面，详细分析了主要元件的应用选型，重点研究了硬件平台的各部分组成和电路原理图。在前置采集模块中，采用ADS8364芯片设计了多通道信号采样保持和快速转换电路实现高精度的采样，利用锁相环跟踪电网频率实现硬件同步；同时充分发挥DSP的信号处理能力和ARM处理器的协调管理能力，设计了以DSP和ARM为核心的电路板。软件设计方面，ARM部分构建了嵌入式Linux开发环境；DSP部分给出了程序设计流程图；应用程序中移植了嵌入式数据库sqlite，且设计了基于Qt/Embedded的人机交互界面。
上传时间： 2013-06-03
上传用户：jcljkh
大量的电力电子装置及非线性负荷在电力系统中广泛的应用，使电能质量(Power Quality)问题日益突出。电能质量问题不仅危害电力系统本身的安全及电网的稳定运行，对系统中用户也造成严重威胁。因此，对电能质量的实时监测具有十分重要的意义。 论文首先介绍了电能质量的概念，分析了国内外电能质量监测的研究现状及开发新型电能质量监测装置的意义，同时对影响电能质量的指标参数的数字测量原理与算法进行了深入的研究。在此基础上，提出了以ARM9(s3c2410)芯片为CPU，以嵌入式Linux为软件核心的电能质量监测装置的总体设计思想。 论文建立了基于arm-1inux的嵌入式开发环境，完成了基本的硬件电路设计和软件设计。硬件设计方面，根据电力系统中数据采集和处理的实际特点，在前置测量采集模块中，采用了ADS7864芯片设计了多通道信号采样保持和快速转换电路；利用锁相环保证了多路信号的硬件同步采样；在通讯方式上，除了采用RS-232通讯方式外，还采用了以太网和USB通讯方式，从而提高了装置应用的灵活性。软件设计方面，依据装置所要实现的功能，剪裁并成功移植了嵌入式linux内核到ARM处理器中；完成了各应用程序的编制，给出了详细的程序流程图；设计了基于Qt/Embedde的人机交互界面(GUI)。 基于arm-linux嵌入式电能质量监测仪不仅数据处理功能强、人机交互性好、系统升级简单、还能进行远程监控。在此基础上可进一步开发，向微型化、高度智能化等方向发展，以满足不同场合的需求，具有较大的使用价值和广阔的应用前景。
上传时间： 2013-05-16
上传用户：frank1234
随着通信网的发展和用户需求的提高,光纤通信中的PDH体系逐渐被SDH体系所取代.SDH光纤通信系统以其通信容量大、传输性能好、接口标准、组网灵活方便、管理功能强大等优点获得越来越广泛的应用.但是在某些对传输容量需求不大的场合,SDH的巨大潜力和优越性无法发挥出来,反而还会造成带宽浪费.相反,PDH因其容量适中,配置灵活,成本低廉和功能齐全,可针对客户不同需要设计不同的方案,在某些特定的接入场合具有一定的优势.本课题根据现实的需要,提出并设计了一种基于PDH技术的多业务单片FPGA传输系统.系统可以同时提供12路E1的透明传输和一个线速为100M以太网通道,主要由一块FPGA芯片实现大部分功能,该解决方案在集成度、功耗、成本以及灵活性等方面都具有明显的优势.本文首先介绍数字通信以及数字复接原理和以太网的相关知识,然后详细阐述了本系统的方案设计,对所使用的芯片和控制芯片FPGA做了必要的介绍,最后具体介绍了系统硬件和FPGA编码设计,以及后期的软硬件调试.归纳起来,本文主要具体工作如下:1.实现4路E1信号到1路二次群信号的复分接,主要包括全数字锁相环、HDB3-NRZ编解码、正码速调整、帧头检测和复分接等.2.将以太网MII接口来的25M的MII信号通过码速变换到25.344M,进行映射.3.将三路二次群信号和变换过的以太网MII信号进行5b6b编解码,以利于在光纤上传输.4.高速时提取时钟采用XILINX的CDR方案.并对接收到的信号经过5b6b解码后,分接出各路信号.
上传时间： 2013-07-23
上传用户：lansedeyuntkn
电能是一种使用最为广泛的能源，其应用程度已成为一个国家发展水平的主要标志之一。随着计算机、电力电子和信息技术等高新产业的发展和普及，电能质量已成为电力部门及其用户日益关注的问题，对电能质量监测和分析也具有重要的现实意义。本文主要对电能质量监测分析的相关理论和技术进行了研究，设计了基于DSP和ARM的双CPU电能质量监测仪的硬件系统和软件系统。 本文首先对电能质量当前国内外的研究现状进行了分析，对电能质量相关分析方法进行了阐述，提出了电能质量监测仪的设计思路。本文采用双CPU的硬件结构方式，利用ARM管理键盘和显示等人机接口，采用高速数字信号处理器。TMS320LF2407作为运算单元，采用专门的14位AD转换芯片来实现高精度的采样，同时利用锁相环电路硬件跟踪电网频率。软件系统方面采用了模块化设计，以便于软件功能的改进和升级。在理论方面也有所研究，以谐波源-六脉动整流桥为研究对象，分析控制角和换相重叠角与谐波电流大小之间的关系，并通过PSCAD/EMTDC仿真验证理论分析的准确性；对于暂态电能质量扰动采用小波变换进行检测，并通过Matlab仿真验证检测效果。 本文最后对电能质量的实测数据进行分析，指出当前电能质量中存在的问题，并给出了相应的改善措施。对电能质量监测仪进行了误差分析，并结合误差的原因提出了软件校正方法。
上传时间： 2013-04-24
上传用户：liuqy
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-09
上传用户：szchen2006
