本工程是基于正点原子mini板开发的4x4矩阵键盘的驱动程序，包括了键盘扫描和LCD显示两部分，4X4矩阵键盘与单片机的连接可以参考keysboard.h头文件，如果是使用正点原子mini板的小伙伴们直接烧录程序就可以使用，程序关键部分有注释，且键盘扫描部分的程序文件可移植性较好。
上传时间： 2022-07-02
上传用户：
此工程是基于正点原子的STM32开发板mini板开发的AD9910的驱动程序，如果是mini板的使用者或是使用的是STM32F103RCT6开发板的小伙伴们直接烧录就可以使用，单片机与AD9910的线路连接可以参考工程中AD9910.h这个头文件中的宏定义。代码关键部分有注释，且本工程只涉及到AD9910的驱动，没有添加其他任何外设，可移植性较好。
标签： 正点原子 mini板 ad9910 驱动程序 DDS
上传时间： 2022-07-02
上传用户：jason_vip1
MSP430 PRGS离线编程器烧录软件，支持最新FR系列单片机
标签： 离线编程器
上传时间： 2022-07-23
上传用户：
01.原理图 -2020-03-03 16:38 02.源代码 -2020-03-03 16:38 03.app -2020-03-03 16:38 04.视频教程 -2020-03-03 16:38 05.PDF书籍 -2020-03-03 16:38 06.CP2102串口驱动 -2020-03-03 16:38 07.开发环境及烧录工具 -2020-03-03 16:38 08.喵呜地面站（电脑端多功能调试助手） -2020-03-03 16:38 09.超值学习资料 -2020-03-03 16:38 10.芯片Datasheet
上传时间： 2013-07-10
上传用户：eeworm
0、新手入门必看视频教程 1、步骤1 安装USB驱动程序 2、步骤2 程序烧录方法和相关工具 3、步骤3 安装单片机开发软件keil4 4、BST-M51板载模块 5、套件传感器模块 6、学习板相关元器件资料 7、常用辅助开发工具 8、51芯片资料 …………
上传时间： 2013-06-05
上传用户：eeworm
45DB041批量烧录软件，自己也没用过，从网上偶然发现的。
标签： loadfi
上传时间： 2013-04-24
上传用户：ecooo
关于如何从moonshell退出到烧录卡内核-Out on how to burn cards from moonshell kernel
标签： Exploration Edition Deep CAD
上传时间： 2013-08-05
上传用户：vvbvvb123
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
·刚制作成功的AVR仿真器,加了CP2102当USB,又加了244芯片,用起来很爽原理图：AVR-JTAG-USB_99SE USB驱动：USB驱动程序CP2102 烧录文件：flash.rar 烧录文件：eeprom.rar
上传时间： 2013-06-15
上传用户：RedLeaves1995
