虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

单个

  • 圆阵声纳自适应波束形成原理

    波束形成模块是声纳信号处理系统中的核心部分,其作用为在空域上加强来自某一方向的信号,抑制干扰,同时探测目标的方位。因此,波束形成模块的研究在水下探测器、水下武器引信等声纳系统中显得尤为重要。本文基于阵列波束形成的原理对圆阵自适应波束形成展开了比较深入的研究。 首先,本文概述了声纳波束形成的研究背景和研究现状。基于本课题所研究的主动声纳模型,分析了主动声纳信号,提出应用复基带信号进行波束形成的方案;对接收波束形成的原理和方法进行了比较详细的推导和论述。 其次,本文重点对均匀圆形阵列流形的波束形成作了详细分析和波束图函数推导,并且应用MATLAB软件进行了仿真分析。然后对LMS自适应算法进行了介绍,由对LMS算法的分析推导了DLMS算法,并对LMS算法和DLMS算法进行了分析,并将DLMS算法应用于均匀圆阵波束形成。仿真结果表明,基于FIR滤波架构的DLMS算法以牺牲部分收敛速度为代价,可获得高速并行处理能力。DLMS自适应波束形成方法能使目标方向信号加强,同时将干扰信号零陷。 最后,本文介绍了基于FPGA的并行度为2的8阵元DLMS自适应波束形成设计思路以及实现方法。系统的整体结构采用了并行处理架构,而在单个支路采用了流水线技术。并应用硬件描述(VHDL)语言在QuartusⅡ4.0环境下设计了各软件模块和功能仿真。

    标签: 声纳 自适应波束

    上传时间: 2013-04-24

    上传用户:moonkoo7

  • FPGA布线算法的研究

    现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中,互连线资源是预先定制的,这些资源是由各种长度的可分割金属线,缓冲器和.MOS管实现的,所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积,一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级,可分割金属线段的电阻相对于MOS管来说是可以忽略的,然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能,用HSPICE仿真模型虽可以获得非常精确的结果,但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是,非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连,而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管,Muhammad[15]采用导通电阻来代替MOS管,然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50%时的时延,而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延,然而他们都是用来计算RC互连时延。传输管是非线性器件,所以没有一个固定的电阻,这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算,对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50%时延的等效电阻模型,然后在斜坡输入的时候,给出斜坡输入时的时延模型,并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中,单个传输管能够被用来作为互连线和互连线之间的连接,或者互连线和管脚之间的连接,如VPR把互连线和管脚作为布线资源,管脚只能单独作为输入或者输出管脚,以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索,并验证了在使用SUBSET开关盒的情况下,dogleg能提高FPGA的布通率。

    标签: FPGA 布线 法的研究

    上传时间: 2013-07-24

    上传用户:yezhihao

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • Goertzel算法在音调检测中的应用

    ·采用快速傅立叶变换(FFT)算法程序可以方便地检测音频信号中的单个或多个音调,当只需检测少数几个频率时,本文介绍的Goertzel算法将更有效,该算法在进行音调检测时比快速傅立叶变换(FFT)所需的CPU资源少得多,运算速度更快。

    标签: Goertzel 算法 检测 中的应用

    上传时间: 2013-07-08

    上传用户:bruce5996

  • 用DSP实现的一个简单的语音识别系统

    ·详细说明:用DSP实现的一个简单的语音识别系统,只要实现单个词的识别即可,采样率8k,帧长30ms,帧移10ms,系统采样后分帧--端点检测,将检测到的原始语音信号保存下来,基本上一个字在30帧左右,然后提取每帧的LPC参数--将LPC参数转换为LPC倒谱系数,然后利用DTW方法和模板比较.

    标签: DSP 语音识别系统

    上传时间: 2013-07-01

    上传用户:

  • 20路单个依次流水灯电路图设计

    通过NE555的巧妙使用,构成的以NE555和CD40017为一体的二十路流水灯

    标签: 流水灯 电路图设计

    上传时间: 2013-10-26

    上传用户:lalaruby

  • ptc公司的proe高级曲面扩展教程

    在Pro/ENGINEER中,当创建或处理非实体曲面时,使用的是面组。面组代表相连非实体曲面的“拼接体”。面组可能由单个曲面或一个曲面集合组成。 面组包含了描述所有组成面组的曲面的几何信息,和面组曲面的“缝合”(连接或交截)方法信息。一个零件包含多种面组。通过使用“曲面特征”创建或处理面组。 使用曲面功能 从“特征类”菜单中选择“曲面”,显示“面组曲面”还是“曲面选项”菜单,取决于模型中是曲面还是曲线。如果曲面特征或基准曲线存在于模型中,系统将显示“曲面选项”菜单,它可用于创建新曲面。 也可以通过“插入”菜单来使用多数曲面命令。 命名面组可以使用命令序列“设置”/“名称”/“其它”,为整个面组或单独的曲面分配名称。然后可以使用“获得选取”中的“按菜单选取”选项,按名称选择已命名的面组或曲面。

    标签: proe ptc 扩展 教程

    上传时间: 2013-11-04

    上传用户:gxrui1991

  • 单个电阻器设定DCDC转换器的正或负输出

    對於許多電子子繫統而言,比如:VFD (真空熒光顯示屏)、TFT-LCD、GPS 或 DSL 應用,僅采用一個簡單的降壓或升壓型 DC/DC 轉換器並不能滿足其要求

    标签: DCDC 电阻器 设定

    上传时间: 2014-12-24

    上传用户:nostopper

  • DN507 - 高电压负输出充电泵可产生低噪声的正和负电源

    LTC3260 可利用反相输入电压在其充电泵输出端(VOUT) 上提供高达 100mA 电流。另外,VOUT 还充当一个负 LDO 稳压器 (LDO-) 的输入电源。充电泵频率可由单个外部电阻器在 50kHz 至 500kHz 的范围内调节。

    标签: 507 DN 高电压 输出

    上传时间: 2014-12-24

    上传用户:zgz317

  • ADM2582E完全集成式隔离数据收发器

    ADM2582E/ADM2587E是具备±15 kV ESD保护功能的完全集成式隔离数据收发器,适合用于多点传输线路上的高速通信应用。ADM2582E/ADM2587E包含一个集成式隔离DC-DC电源,不再需要外部DC/DC隔离模块。 该器件针对均衡的传输线路而设计,符合ANSI TIA/EIA-485-A-98和ISO 8482:1987(E)标准。 它采用ADI公司的iCoupler®技术,在单个封装内集成了一个三通道隔离器、一个三态差分线路驱动器、一个差分输入接收器和一个isoPower DC/DC转换器。该器件采用5V或3.3V单电源供电,从而实现了完全集成的信号和电源隔离RS-485解决方案。 ADM2582E/ADM2587E驱动器带有一个高电平有效使能电路,并且还提供一个高电平接收机有效禁用电路,可使接收机输出进入高阻抗状态。 该器件具备限流和热关断特性,能够防止输出短路。 隔离的RS-485/RS-422收发器,可配置成半双工或全双工模式 isoPower™集成式隔离DC/DC转换器 在RS-485输入/输出引脚上提供±15 kV ESD保护功能 符合ANSI/TIA/EIA-485-A-98和ISO 8482:1987(E)标准 ADM2587E数据速率: 500 kbps 5 V或3.3V电源供电 总线上拥有256个节点 开路和短路故障安全接收机输入 高共模瞬态抑制能力: >25 kV/μs 热关断保护

    标签: 2582E 2582 ADM 集成式

    上传时间: 2013-10-27

    上传用户:名爵少年