虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

半塞孔

  • Keil C51 上51系列单片机优化的CRC-8 算法。可以自己改其他算式的

    Keil C51 上51系列单片机优化的CRC-8 算法。可以自己改其他算式的,包含字节查表,半字节查表,bit计算。很难得的哦。

    标签: Keil C51 CRC 51系列

    上传时间: 2014-01-12

    上传用户:小鹏

  • 使用定步长四阶龙格-库塔法解方程组

    使用定步长四阶龙格-库塔法解方程组,并给出一个含贝塞尔函数方程组的例子。

    标签: 方程

    上传时间: 2016-09-20

    上传用户:nanfeicui

  • 自适应步长龙格-库塔法

    自适应步长龙格-库塔法,并给出解含有贝塞尔函数的四阶方程组例子。

    标签:

    上传时间: 2014-01-12

    上传用户:lo25643

  • 此模块是我在以前公司做热风枪项目时设计的一个模块

    此模块是我在以前公司做热风枪项目时设计的一个模块,用于实时显示当前温度,其精度可以达到1摄氏度,三位半液晶显示,界面美观,稍作改动也可用段码LED作为显示。 程序功能:10位A/D的温度采集(热电偶);TN段码液晶驱动;温度补偿; 文件包括:所有C源程序;完整的项目文件包(基于MCU:HT46R23) PCB HT46R23 DATASHEET 三位半液晶片DATASHEET

    标签: 模块 热风枪 项目

    上传时间: 2016-09-20

    上传用户:wfl_yy

  • LINUX嵌入式VMWARE的集成开发环境的搭建文章

    LINUX嵌入式VMWARE的集成开发环境的搭建文章,对大家大有裨益! 谢谢!费时两个半小时!

    标签: VMWARE LINUX 嵌入式 集成开发环境

    上传时间: 2014-02-27

    上传用户:凌云御清风

  • 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计

    本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 用的电路,并在 ModelSim 上进行验证。

    标签: FPGA CPLD VHDL 分频器

    上传时间: 2013-12-15

    上传用户:从此走出阴霾

  • PIC单片机产生警报声的程序。频率从1.8K-3.5K匀速增加

    PIC单片机产生警报声的程序。频率从1.8K-3.5K匀速增加,共有46个频点,每个频点扫频16个半周期,持续200mS。

    标签: PIC 1.8 3.5 单片机

    上传时间: 2014-01-16

    上传用户:1109003457

  • 在PCB设计中

    在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。 自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。 并试着重新再布线,以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛。

    标签: PCB

    上传时间: 2014-01-13

    上传用户:凌云御清风

  • 7G的物理考研资料

    7G的物理考研资料,你想要吗?我这里是个BT种子,你去慢慢下吧。我是下了半个月。

    标签: 物理

    上传时间: 2016-10-20

    上传用户:xymbian

  • 1. 本程序使用一个定时器和任意 2 个 I/O 口模拟一个串行口。 2. 1位起始位

    1. 本程序使用一个定时器和任意 2 个 I/O 口模拟一个串行口。 2. 1位起始位,8位数据位,1位停止位。发数据位时先发低位。 3. 支持半双工通讯。收、发波特率相同。 4. 应把定时器中断优先级设置为最高级。 5. 本程序每接收一个字节后就把它放到一个队列缓冲区中(也可使用环行缓冲区), 待缓冲区满后,将缓冲区中的内容原样发回。这是为了测试多字节连续收发的 能力和简化程序。实际应用中应防止缓冲区溢出。 6. 由接收转换到发送时要先调用 soft_send_enable (); 由发送转换到接收时要先调用 soft_receive_enable ()。 7. 发送最后一个字节后如果要立刻转为接收,必须等待最后一个字节后发送完毕 while ( rs_f_TI == 0) // 等待最后一个字节发送完毕

    标签: 程序 定时器 串行口 模拟

    上传时间: 2016-10-22

    上传用户:tonyshao