设计功能及要求 设计M=99的十进制加/减可逆计数器 （1）接通电源时电路能自启动； （2）手动分别实现加、减计数和自动实现加减可逆计数； （3）用数码管显示计数数值。 (4）给定元件：74LS192、74LS00、74LS76、74LS48及LED。
上传时间： 2014-01-23
上传用户：asdfasdfd
带有异步复位和同步时钟的十进制加法计数器
上传时间： 2014-12-02
上传用户：黄华强
题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器的驱动 5． 掌握EPLD技术的层次化设计方法 二、实验要求： 1．用时、分、秒计数显示功能，以24小时循环计时。 2．具用清零，调节小时、分钟功能。 3．具用整点报时功能。
上传时间： 2013-12-23
上传用户：yyq123456789
一个8位的十进制频率计数器,功能经过测试.
上传时间： 2016-12-01
上传用户：BIBI
用VHDL 设计的单时钟同步十进制可逆计数器的设计
上传时间： 2017-05-13
上传用户：gundamwzc
vhdl 十进制加法计数器设计 已经调试成功
上传时间： 2014-01-01
上传用户：sy_jiadeyi
十进制加法计数器，是通过时钟脉冲来，在四个设置输入端设初始值，在输出端设每到一定的值时就会输出一个高电平
上传时间： 2017-07-18
上传用户：com1com2
基于Quartus II的十进制加法计数器的项目设计，包含了项目文件和VHDL源代码
上传时间： 2014-01-24
上传用户：亚亚娟娟123
8位十进制频率计数器毕业设计，不会 的同学可以来看下
标签： 毕业设计
上传时间： 2015-04-21
上传用户：宋威震123
Dsp2407 七段显示器 动作：四位数扫描计数器，以十进制显示0000~9999 以快速或动态执行观察PA及PB脚输出的变化
上传时间： 2013-12-17
上传用户：youlongjian0
