本课件可用来与作者编著的《C语言程序设计教程》（人民邮电出版社）配合使用，也可独立使用。 使用中，编译器最好使用VC++6.0。课件中，有关程序的调试内容大部分没有纳入课件之中，这是因为本课件是与VC++6.0集成开发环境配合使用的，教师在课堂上使用集成开发环境时，可随时给学生讲授开发环境调试工具的使用和C程序的调试技巧。如果采用TC2.0开发环境，本课件也能使用。 由于课件主要是讲授C程序设计，有关C语言语法的一些细节较少涉及，这主要是考虑到教师在授课时，可通过集成开发环境，使用一些小的程序来讲授语法。因此，教师在使用本课件授课时，务必要额外提供一些说明C语法的小程序。
上传时间： 2013-06-24
上传用户：s蓝莓汁
11088ICCAVR V7.16A下载，ICCAVR专业版，AVR单片机C语言开发软件。
上传时间： 2013-06-03
上传用户：JESS
基于Verilog语言的实用FPGA设计(美),国外verilog标准权威教材，现贡献出来，不下别后悔~~
上传时间： 2013-04-24
上传用户：zhyiroy
新概念51单片机C语言教程.入门、提高、开发所付源码
上传时间： 2013-08-02
上传用户：himbly
在利益的驱使下，超限运输在世界各地已成为了普遍现象。这给国家带来了诸多经济和社会问题。实践证明动态称重系统（WIM）能有效地抑制超限运输，但同时也存在部分问题，这些问题的解决有赖于国家相关法规的出台，也有赖于关键测量设备（WIM系统）性能的提高。 由于应变式称重传感器容易受到各种环境干扰，对环境适应性差，课题采用光纤Bragg光栅传感器(FBG)作为称重传感器，它具有很强的抗干扰性，利于提高系统测量精度。使用光纤传感器的关键是波长解调技术，本文在比较了几种常见解调技术的前提下，结合课题的实际情况选用了基于F-P腔可调谐滤波解调方法，文章在分析该解调方法原理的基础上，设计了解调器中的各个硬件电路模块；此外，为了提高数据采集、传输的效率，文章还对数据缓冲电路进行了设计，在电路中引入了换体存储及DMA传输技术。 鉴于动态称重信号为短历程信号并且包含各种各样的噪声，称重算法的研究也是本课题要解决的重要内容。本文在分析了称台振动及已有先验知识的基础上，将小波分析、LM非线性拟合算法及残差分析相结合应用在动态称重系统中，为了验证算法的有效性，利用MATLAB对实测数据进行了仿真分析，结果表明该算法能够提高测量精度。 提高动态称重系统性能指标的另一方面是提高系统运行的软硬件平台。课题采用的核心硬件为Xscale ARM平台，处理器时钟可高达400MHz；软件上采用了多用户、多任务的Linux操作系统平台。文章对操作系统linux2.6进行了合适的配置，成功地将它移植到了课题的ARM平台上，并且在此操作系统上设计了基于MiniGUI的人机交互界面及波长解调和数据缓冲电路的驱动程序。
上传时间： 2013-07-26
上传用户：neibuzhuzu
这是一本单片机C语言入门教程，讲述了C语言的基础知识以及单片机中C语言的应用
上传时间： 2013-06-01
上传用户：zl123!@#
ADC0808的数字电压表C语言-仿真实例
上传时间： 2013-04-24
上传用户：ljt101007
c语言深度解析——揭开程序员面试笔试的秘密
上传时间： 2013-07-08
上传用户：moqi
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
C语言深度解剖.pdf 对c语言的学习，更深入挖掘c语言的秘密。本书由作者结合自身多年嵌入式c语言开发经验和平时讲解c语言的心得体会整理而成，其中有很多作者独特的见解或看法。由于并不是从头到尾讲解c语言的基础知识，所以本书并不适用于c语言零基础的读者，其内容要比一般的c语言图书深得多、细致得多，其中有很多问题是各大公司的面试或笔试题。 本书适合广大计算机系学生、初级程序员参考学习，也适合计算机系教师、中高级程序员参考使用。
标签： C语言
上传时间： 2013-07-05
上传用户：nanxia
