基于FPGA和PLL的函数信号发生器时钟部分的实现
基于FPGA和PLL的函数信号发生器时钟部分的实现...
基于FPGA和PLL的函数信号发生器时钟部分的实现...
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
一篇关于使用cordic实现动态配置以提高FPGA的整体性能的高效算法具体详解,很实用哦...
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢...
VHDL语言编写的时钟显示代码,简短而又易懂,个人觉得很不错...
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA)...
FPGA异步时钟设计中的同步策略,需要...
通过fpga产生时钟的VHDL源码,QII7.1下调试通过...
附件中资料时模拟时钟方面的信息,可用单片机仿真软件仿真。...
Proteus 仿真实例.包括DS1302时钟、Max7221动态显示、播放音乐、流水灯、字符液晶1602、走马灯等!...