虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

动态图制作工具

  • USB芯片资料及开发工具

    USB芯片资料及开发工具

    标签: USB 芯片资料 开发工具

    上传时间: 2013-11-11

    上传用户:jdm439922924

  • DSP控制器原理在系统中应用

    制器原理及其 在运动控制系统中的应用 为了满足高性能运动控制系统的开发需要.结合工程上的实际应 用,本书介绍了数字信号处理器的发展概况和美国德州仪器(TI)等 公司生产的DSP芯片的特点,以及运动控制系统的发展概况,并对 现有的系统实现方法作了对比;在此基础上.详细介绍了TI公司生产 的TMS320x24x系列DSP控制器的芯片结构.功能外设,指令系统. 集成开发环境和系统开发,调试工具等内容;通过对无刷直流电动机 控制器,交流伺服电动机控制器等实现方案的设计思路和程序代码的 翔实介绍.对利用x24x系列DSP控制器进行系统开发过程中出现的 主要问题及其解决办法进行了总结。

    标签: DSP 控制器 统中应用

    上传时间: 2014-12-28

    上传用户:lihairui42

  • 1.4 FPGA的设计工具

    1.4 FPGA的设计工具。

    标签: FPGA 1.4 设计工具

    上传时间: 2013-10-15

    上传用户:1412904892

  • 《EDA工具手册》PCB设计分册

    《EDA工具手册》PCB设计分册

    标签: EDA PCB

    上传时间: 2013-11-02

    上传用户:6546544

  • Verilog_HDL的基本语法详解(夏宇闻版)

            Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种:   系统级(system):用高级语言结构实现设计模块的外部性能的模型。   算法级(algorithm):用高级语言结构实现设计算法的模型。   RTL级(Register Transfer Level):描述数据在寄存器之间流动和如何处理这些数据的模型。   门级(gate-level):描述逻辑门以及逻辑门之间的连接的模型。   开关级(switch-level):描述器件中三极管和储存节点以及它们之间连接的模型。   一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的,每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路,而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计,并对所作设计的逻辑电路进行严格的验证。   Verilog HDL行为描述语言作为一种结构化和过程性的语言,其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能:   · 可描述顺序执行或并行执行的程序结构。   · 用延迟表达式或事件表达式来明确地控制过程的启动时间。   · 通过命名的事件来触发其它过程里的激活行为或停止行为。   · 提供了条件、if-else、case、循环程序结构。   · 提供了可带参数且非零延续时间的任务(task)程序结构。   · 提供了可定义新的操作符的函数结构(function)。   · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。   · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能:   - 提供了完整的一套组合型原语(primitive);   - 提供了双向通路和电阻器件的原语;   - 可建立MOS器件的电荷分享和电荷衰减动态模型。   Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中,提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度,可以通过设定宽范围的模糊值来降低不确定条件的影响。   Verilog HDL作为一种高级的硬件描述编程语言,有着类似C语言的风格。其中有许多语句如:if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础,那么学习Verilog HDL并不困难,我们只要对Verilog HDL某些语句的特殊方面着重理解,并加强上机练习就能很好地掌握它,利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。

    标签: Verilog_HDL

    上传时间: 2013-11-23

    上传用户:青春给了作业95

  • Synplify工具使用指南(华为文档)

    Synplify工具使用指南

    标签: Synplify 使用指南 华为 文档

    上传时间: 2014-12-28

    上传用户:zhuyibin

  • 基于FPGA部分动态可重构的信号解调系统的实现

        针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性,并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点,可以对其它通信信号处理系统设计提供一定的参考。

    标签: FPGA 部分动态可重构 信号解调系统

    上传时间: 2013-11-11

    上传用户:GeekyGeek

  • 基于动态可重构FPGA的容错技术研究

    针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。

    标签: FPGA 动态可重构 容错 技术研究

    上传时间: 2014-12-28

    上传用户:Yue Zhong

  • 基于MFC的实时数据动态显示界面设计

    为了方便在天文观测时对大量变化的数据进行实时监测,提出了一种基于MFC的太阳爆发实时监测动态显示界面的设计方法,并完成了软件界面设计。该方法使用链表来存放实时更新的数据,以实时数据绘制曲线图,并且在每次绘图之前都根据数据的变化重新设定坐标幅度,以实现对数据波动变化的动态显示。该方法已经应用于太阳爆发活动实时监测系统中。实际应用表明,该方法能够实现动态显示更新的数据及绘制曲线图,达到了实际应用要求。

    标签: MFC 实时数据 动态显示 界面设计

    上传时间: 2013-10-28

    上传用户:3291976780

  • 基于强化学习的飞行自动驾驶仪设计

      针对强化学习在连续状态连续动作空间中的维度灾难问题,利用BP神经网络算法作为值函数逼近策略,设计了自动驾驶仪。并引入动作池机制,有效避免飞行仿真中危险动作的发生。首先,建立了TD强化学习算法框架;然后根据经验将舵机动作合理分割为若干组,在不同的飞行状态时,调取不同组中的动作;其次,构建了BP神经网络,通过飞行过程中的立即奖赏,更新网络的值函数映射;最后,通过数字仿真验证了强化学习自动驾驶仪的性能,仿真结果表明,该算法具有良好的动态和稳态性能。

    标签: 化学 飞行 自动驾驶仪

    上传时间: 2013-11-09

    上传用户:刘江林1420